计算机组成原理第五章1-2节
合集下载
5计算机组成原理第5章_中央处理机.
① “ADD R2，R0”指令完成(R0)+(R2)→R0的功能操作，画 出其指令周期流程图，并列出相应的微操作控制信号序列。
② “SUB R1，R3”指令完成(R3)-(R1)→R3的操作，画出其 指令期流程图，并列出相应的微操作控制信号序列。
2018年12月8日星期六
34
(1) “ADD R2，R0”
第5章 中央处理机
目录
5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 传统CPU ——掌握 ——掌握 ——了解 ——掌握 ——了解 ——了解
5.7 流水CPU
——掌握
2018年12月8日星期六
2
5.1 CPU的组成和功能
2018年12月8日星期六 17
MOV R0 , R1指令的执行过程演示
MOV R0 , R1
① ④ 10 ②
101 102
动画 演示
MOV ③
2018年12月8日星期六 18
MOV R0 , R1指令周期中的控制信号
1.
① PCABUS指令Cache ，译码并启动；
Cache读 ② 指令Cache IR； 指令 IR写
16
2018年12月8日星期六
5.2.2 MOV R0 , R1指令的指令周期
MOV是一条RR型指令，它需 要两个CPU 周期： 取指周期
① 从存储器中取出指令；
② 程序计数器PC加1；
③ 译码或测试指令操作码，
发出控制信号；
执行周期
在控制信号的作用下，
将R1中的数据经过ALU 送入R0；
5.1.1 CPU的功能 5.1.2 CPU的基本组成 5.1.3 CPU中的主要寄存器
计算机组成原理第五章时序产生器和控制方式
➢ 利用微程序顺序执行来实现微操作
➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英？
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制？已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英？
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制？已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
计算机组成原理第6版(白中英)第5章中央处理器
11
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
曹红根计算机组成原理-第 5 章 指令系统
⑵ 跳越方式：当程序程序转移时，修改PC的内容。
当程序需要转移时，由转移类指令产生转移地址 并送入PC中。转移地址的形成有各种方法。
2019/11/22
32
2. 操作数地址的寻址
• 由于操作数的存放往往是随机的，所以希望有多种方式 产生操作数地址。另外为了提高程序设计质量，也希望 能提供多种灵活的寻址方式。
• 双字长指令：指令长度等于两个机器字长。
• 另外还有更多倍字长的指令、半字长指令等。
• 短指令占存储空间少，有利于提高指令执行速度， 因此通常把最常用指令（如算术逻辑运算指令、 数据传送指令等）设计成短指令格式。
2019/11/22
9
5.1.3 指令的地址结构
CPU可直接访问的存储结构 ① 主存储器：访存时要给出存储器单元地址 ② CPU寄存器：包括通用寄存器和专用寄存器。 ③ I/O接口寄存器：包括数据寄存器和状态寄存
2019/11/22
27
• 单地址指令的地址字段共需4位，可有12位操作码，去 掉二、三地址指令用掉的操作码，可规定8×16＝128条 单地址指令。
• 由于要求有64条零地址指令，而4位操作码只能提供16 条指令，所以需要由单地址指令提供64/16＝4个操作码 编码，因此还能规定128－4＝124条单地址指令。
• 指令字长度：一个指令字所包含的二进制信息的 位数。
定长指令：机器的指令系统中所有指令的长度都是一 样的。
可变长指令：各指令的长度可以不同。
• 字长与指令长通常等于字符长度的整倍数。 • 为了合理地安排存储空间，并使指令能表达较丰
富的内容，采用可变长指令将更加灵活有效。
2019/11/22
8
• 单字长指令：指令长度等于机器字长。
当程序需要转移时，由转移类指令产生转移地址 并送入PC中。转移地址的形成有各种方法。
2019/11/22
32
2. 操作数地址的寻址
• 由于操作数的存放往往是随机的，所以希望有多种方式 产生操作数地址。另外为了提高程序设计质量，也希望 能提供多种灵活的寻址方式。
• 双字长指令：指令长度等于两个机器字长。
• 另外还有更多倍字长的指令、半字长指令等。
• 短指令占存储空间少，有利于提高指令执行速度， 因此通常把最常用指令（如算术逻辑运算指令、 数据传送指令等）设计成短指令格式。
2019/11/22
9
5.1.3 指令的地址结构
CPU可直接访问的存储结构 ① 主存储器：访存时要给出存储器单元地址 ② CPU寄存器：包括通用寄存器和专用寄存器。 ③ I/O接口寄存器：包括数据寄存器和状态寄存
2019/11/22
27
• 单地址指令的地址字段共需4位，可有12位操作码，去 掉二、三地址指令用掉的操作码，可规定8×16＝128条 单地址指令。
• 由于要求有64条零地址指令，而4位操作码只能提供16 条指令，所以需要由单地址指令提供64/16＝4个操作码 编码，因此还能规定128－4＝124条单地址指令。
• 指令字长度：一个指令字所包含的二进制信息的 位数。
定长指令：机器的指令系统中所有指令的长度都是一 样的。
可变长指令：各指令的长度可以不同。
• 字长与指令长通常等于字符长度的整倍数。 • 为了合理地安排存储空间，并使指令能表达较丰
富的内容，采用可变长指令将更加灵活有效。
2019/11/22
8
• 单字长指令：指令长度等于机器字长。
《计算机组成原理》5-指令系统
◆程序的指令序列在主存顺序存放。执行时从第一条指令 开始，逐 条取出并执行，这种程序的顺序执行过程，称为 顺序寻址方式。
◆ CPU中设置程序计数器（PC）对指令的顺序号进行计 数。PC开始时存 放程序的首地址，每执行一条指令，PC 加”1”，指出下条指令的地址， 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字（地址32）▲
32
双字
36
边界未对准
地址（十进制）
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例： 12345678H如何存储？ 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
◆ CPU中设置程序计数器（PC）对指令的顺序号进行计 数。PC开始时存 放程序的首地址，每执行一条指令，PC 加”1”，指出下条指令的地址， 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字（地址32）▲
32
双字
36
边界未对准
地址（十进制）
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例： 12345678H如何存储？ 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
计算机组成原理第5章 指令系统_V1.2
4
5.1.1 指令系统简介
• 机器指令则介于微指令与宏指令之间，通 常简称为指令，每一条指令可完成一个独 立的算术运算或逻辑运算操作。 • 指令系统：一台计算机中所有指令的集合 。
5
第一阶段
• 20世纪50年代到60年代早期，指令系统只 有十几条至几十条，硬件结构较简单，指 令系统只有定点加、减运算指令，逻辑运 算指令，数据传送和转移指令，寻址方式 简单。
OPCODE A1 A2 A3
21
二地址指令格式
• OPCODE表示操作码； • A1表示第一个源操作数存储器地址或寄存 器地址； • A2表示第个源操作数和存放操作结果存 储器地址或寄存器地址；
OPCODE A1 A2
22
一地址指令格式
• OPCODE表示操作码； • A表示操作数的存储器地址或寄存器地址；
14
兼容性
• 系列机各机种之间具有相同的基本结构和 共同的基本指令集，因而，指令系统是兼 容的，即在各机种上基本软件可以通用。 • 系列机只能做到“向上兼容”，即低档机 上运行的软件不加修改便可以在高档机上 运行。
15
大纲
• • • • 5.1 指令系统简介 5.2 指令格式 5.3 寻址方式 5.4 复杂指令集和精简指令集
第五章 指令系统
大纲
• • • • 5.1 指令系统简介 5.2 指令格式 5.3 寻址方式 5.4 复杂指令集和精简指令集
2
5.1 指令系统简介
• 5.1.1 指令系统的发展历程 • 5.1.2 指令系统的特点 • 5.1.3 指令系统的性能指标
3
5.1.1 指令系统简介
• 指令就是指挥计算机执行某种操作的命令 。 • 按计算机层次来划分有微指令、机器指令 和宏指令。 • 微指令是微程序级的命令，属于硬件。 • 宏指令是由若干条机器指令组成的软件指 令，属于软件。
计算机组成原理第五章ppt文档
SRAM——速度快，容量小，功耗大 RAM
DRAM——速度慢，容量大
5.2.1 SRAM——静态存储器
利用触发器的两个稳定状态表示“0”和“1”，至少需 要 6个晶体管才能表示一个二进制位。SRAM功耗较大， 容量较小，存取速度较快，几乎是后面介绍的DRAM 的10倍。价格较高，不需要刷新。当CPU速度愈来愈 快的时候，SRAM就变得非常重要。因为DRAM跟不 上CPU的速度，所以只好就用SRAM来做沟通的桥梁 －－这就是高速缓冲存储器(Cache)的概念。因此， SRAM主要的用途就是拿来作为Cache用。
使用这样的存储体系，从CPU看，存储速度接近于 最上层的，容量及成本却是接近最下层的，大大提高了 系统的性能价格比。
CPU芯片内
处理器 寄存器
速度 容量 价格/位
快小
高
高速缓冲存储器
主机内
主存储器 （SRAM,DRAM)
辅助存储器
外部设备
（磁盘存储器等）
大容量（海量）存储器 慢 大 低
（光盘、磁带存储器）
存取速度越高，每位价格就越高。随着所使用存储 容量的增大，就得使用速度较低的器件。
为什么引入计算机的层次结构？ ◇用户需求：大容量、高速度、低成本 ←矛盾 ◇解决方案：访存局部性原理→层次结构 ◇层次结构组织： *相关问题: ①设置原则是什么？设置几层？ ②各层间一次传输时数据大小是多少？
合理地分配容量、速度和价格的有效措施是实现分级存 储。这是一种把几种存储技术结合起来，互相补充的折 衷方案。下图是典型的存储系统层次结构示意图，这个 层次结构有如下规律(从上到下)： 价格依次降低； 容量依次增加； 访问时间依次增长； CPU访问频度依次减小。
存储单元 主存储器
程序 数据 存储器 存储器
DRAM——速度慢，容量大
5.2.1 SRAM——静态存储器
利用触发器的两个稳定状态表示“0”和“1”，至少需 要 6个晶体管才能表示一个二进制位。SRAM功耗较大， 容量较小，存取速度较快，几乎是后面介绍的DRAM 的10倍。价格较高，不需要刷新。当CPU速度愈来愈 快的时候，SRAM就变得非常重要。因为DRAM跟不 上CPU的速度，所以只好就用SRAM来做沟通的桥梁 －－这就是高速缓冲存储器(Cache)的概念。因此， SRAM主要的用途就是拿来作为Cache用。
使用这样的存储体系，从CPU看，存储速度接近于 最上层的，容量及成本却是接近最下层的，大大提高了 系统的性能价格比。
CPU芯片内
处理器 寄存器
速度 容量 价格/位
快小
高
高速缓冲存储器
主机内
主存储器 （SRAM,DRAM)
辅助存储器
外部设备
（磁盘存储器等）
大容量（海量）存储器 慢 大 低
（光盘、磁带存储器）
存取速度越高，每位价格就越高。随着所使用存储 容量的增大，就得使用速度较低的器件。
为什么引入计算机的层次结构？ ◇用户需求：大容量、高速度、低成本 ←矛盾 ◇解决方案：访存局部性原理→层次结构 ◇层次结构组织： *相关问题: ①设置原则是什么？设置几层？ ②各层间一次传输时数据大小是多少？
合理地分配容量、速度和价格的有效措施是实现分级存 储。这是一种把几种存储技术结合起来，互相补充的折 衷方案。下图是典型的存储系统层次结构示意图，这个 层次结构有如下规律(从上到下)： 价格依次降低； 容量依次增加； 访问时间依次增长； CPU访问频度依次减小。
存储单元 主存储器
程序 数据 存储器 存储器
计算机组成原理第5章
按指令系统约定
主存
⑥ R0 17H ⑨ R1 R2 R3
位扩展 ALU
②＋“1” PC 101H ① MAR 107H
IR
④ MDR 7234H
⑤
ID
信号形成
BIU
10H 00100100
11H 00110011
②⑦
12H 01000011
②⑦R 13H 10010001
③⑧ 2743H 14H 01000010
分析指令的结果— JNZ指令，DISP=0001B ，转移发生
R0 1AH R1 73H R2 R3 03H
⑦ 01H
位扩展
⑨ 15H
ALU
⑧加法
②＋“1”
PC 143H ①⑥ MAR 132H
0001B IR 9413H
④ MDR 4931H
⑤
ID
信号形成
*执行指令阶段：实现当前指令功能
BIU
主存
(1)REG间数据传送操作 *操作步骤：利用数据通路，直接实现数据传送
*uOP序列 ：R源→R目标
地址
(2)存储器读操作
WR
*操作步骤：
RD
发地址信号、发读信号， MFC
等待操作完成、接收数据 数据
等待时间
*uOP序列 ：① 1→Read
取指令操作步骤— 同取数指令(①～④,仅PC值不同)
分析指令的结果— ST指令，[(R0)]←(R3)
主存
R0 17H ⑥
R1 73H
R2 R3 03H
⑦
位扩展 ALU
②＋“1” PC 112H ① MAR 171H
IR 24H
④ MDR 7303H
⑤
计算机组成原理第五章课件白中英版
计算机组成原理第五章课件白中英版1. 引言本文档是《计算机组成原理》第五章的课件白中英版。
该章节主要介绍了计算机的指令系统和地址模式，以及指令的执行和控制。
2. 指令系统2.1 指令的定义指令是计算机程序中的基本单位，它包含了完成某一操作或完成某项任务的操作码和操作数。
指令可以分为数据传送指令、算术运算指令、逻辑运算指令、控制转移指令等多种类型。
2.2 操作码操作码是指令中用来表示操作类型的一组二进制码。
不同的计算机系统使用不同的操作码格式，常见的有定长操作码和变长操作码两种形式。
2.3 操作数操作数是指令中用来表示参与操作的数据或者地址的部分。
根据指令对操作数的要求和不同的寻址方式，操作数可以分为立即数、寄存器、寄存器间接寻址、直接寻址、寄存器相对寻址等多种方式。
3. 地址模式3.1 直接寻址直接寻址是指指令中给出操作数的有效地址，计算机通过该地址直接找到操作数的存储位置。
3.2 寄存器间接寻址寄存器间接寻址是指指令中给出的地址是寄存器中保存的另一个地址，计算机通过该寄存器间接找到操作数的存储位置。
3.3 立即寻址立即寻址是指指令中操作数的值直接给出，而不是通过地址间接寻址。
4. 指令的执行和控制4.1 指令执行过程指令的执行过程中，计算机根据指令的操作码判断执行的操作类型，然后根据操作数的寻址方式找到操作数的存储位置，并进行相应的操作。
4.2 程序计数器(PC)程序计数器是一个寄存器，用于存储即将被执行的指令的地址。
在每个指令执行完毕后，程序计数器自动加一，以指向下一条指令的地址。
4.3 控制单元控制单元是计算机的重要组成部分，用于控制指令的执行顺序和控制信号的产生。
控制单元根据指令的操作码产生相应的控制信号，从而控制计算机的各个部件协同工作。
5.本文档简要介绍了《计算机组成原理》第五章的课件白中英版。
主要内容包括指令系统的定义和操作码、操作数的介绍，以及地址模式的直接寻址、寄存器间接寻址和立即寻址的说明。