ADC输入级(缓冲器)问题与ESD
芯片IO缓冲及ESD设计
芯片I/O缓冲及ESD电路设计摘要：文章详细介绍了基于C MOS的芯片I/O缓冲电路分类，功能，电路及版图设计的一些考虑以及芯片引脚的静电保护问题。
广告插播信息维库最新热卖芯片：ST10043QC IRFR024N SMBJ5.0CA XC17S10PD8C ICL7612BCPA TC35302P2 4LC128T-I/SN TC551001BFL-85L PQ30RV21UPD485505G-35关键词：I/O；缓冲电路；静电保护；CMOS针对引脚的输入输出缓冲（I/O buffer）电路设计，也可以称为输入输出接口（I/O interface）电路设计，是一颗完整芯片设计中不可或缺的组成部分，但是详细论述其设计规则的文章或者著作在国内却比较鲜见，这对初学者或者没有这方面经验的工程师无疑会造成困惑。
本文以CMOS工艺为例，较全面的论述I/O缓冲电路设计中各种考虑，可以作为芯片引脚输入输出电路设计的一个参考。
根据I/O缓冲电路应用目标的不同，可将其分为输入、输出等几类，详见表1。
表1 I/O缓冲电路的分类输出缓冲（是个大驱动器，他将信号输出芯片）输出缓冲电路的功能要求能够驱动大的片外负载，通常为2～50pF，并且提供适当的上升/下降时间。
一组连续的大尺寸的缓冲器（buffer）对驱动能力的提高是有益的。
大尺寸的管子容易受闩锁效应(latch-up)的影响，在版图设计时建议采用保护环(Guardrings)保护以避免闩锁效应，如图1-1所示。
在图中，用P+作为内保护环，而N+作为外保护环(In n-well)。
图1-1缓冲器一种常见的输出电路如图1-2所示，En是输出电路的使能信号，Dout是输出数据，MOS管组合的功能如图中所示。
当En为低而Dout有效时，A、B均为高电平，输出Y为低，且由外向里看为高阻抗状态，如果Dout未定，则Y为高阻。
需要注意的是，最后输出级的管子尺寸要大到能够提供足够的电流源或电流沉并且减少延迟时间。
ADC入门基础知识
39
采样保持电路
采样保持电路
40
采样开关
41
三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声
42
沟道电荷注入
43
时钟馈通
44
KT/C噪声
45
误差的消除
以上误差的存在，对于高速高精度 Pipeline ADC 来说是很 不利的，因此需要采取一定措施来减小。
2n
对输入信号进行采样，并把输入信号与相对应的参 考电压相比较，后将比较结果输入到优先编码的编 码电路进行编码，最终输出N位的二进制编码。
25
Flash A/D转换器结构图
全并行A/D转换器结构图
ቤተ መጻሕፍቲ ባይዱ
3bit FlashADC 的基本框架
26
Flash ADC优缺点
全并行结构的ADC实现一次转换只需要整个电路 比较一次,所以其转换速率非常快。
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化
提高adc输入阻抗的方法
提高adc输入阻抗的方法摘要：：1.了解ADC输入阻抗的重要性2.提高ADC输入阻抗的方法a.缓冲器电路b.运算放大器c.滤波器设计d.电阻分压3.总结与展望正文：正文：在现代电子测量和控制系统的设计中，ADC（模数转换器）的输入阻抗是一个关键参数。
高输入阻抗可以降低对输入信号源的要求，提高测量精度和系统的稳定性。
本文将介绍几种提高ADC输入阻抗的方法。
首先，让我们了解一下ADC输入阻抗的重要性。
ADC的输入阻抗决定了它对输入信号的吸收能力，较高的输入阻抗意味着ADC对输入信号的干扰较小，能够更准确地捕捉到有效信号。
在实际应用中，由于各种原因，如电路噪声、电源波动等，ADC的输入阻抗可能会降低，从而影响系统的性能。
接下来，我们来讨论如何提高ADC的输入阻抗。
a.缓冲器电路：在ADC的输入端添加缓冲器电路，可以提高ADC的输入阻抗。
缓冲器电路能够隔离ADC与输入信号源之间的交互，降低输入阻抗对信号源的影响。
常见的缓冲器电路有运放缓冲器和晶体管缓冲器。
b.运算放大器：在ADC输入前端使用运算放大器，可以提高ADC的输入阻抗。
运算放大器具有高输入阻抗和低输出阻抗的特点，能够有效地驱动ADC。
在设计中，可以选择输入阻抗较高的运算放大器，并通过反馈网络调整放大器的输出，以满足ADC的输入要求。
c.滤波器设计：在ADC输入端设计滤波器，可以提高ADC的输入阻抗。
滤波器可以去除高频干扰和噪声，保留有用信号，从而降低对输入阻抗的要求。
常见的滤波器有低通滤波器和带通滤波器。
在设计滤波器时，应注意选择合适的截止频率和滤波器阶数，以平衡滤波效果和系统性能。
d.电阻分压：在ADC输入端使用电阻分压器，可以提高ADC的输入阻抗。
电阻分压器可以将输入电压降低到ADC的输入范围，同时降低输入阻抗。
在选择电阻分压器时，应注意选择合适的电阻值，以满足ADC的输入要求和信号传输性能。
最后，总结一下提高ADC输入阻抗的方法。
通过在ADC输入端添加缓冲器电路、使用运算放大器、设计滤波器和电阻分压器等方法，可以有效地提高ADC的输入阻抗。
芯片设计常用io口和esd器件
芯片设计常用io口和esd器件随着科技的飞速发展，芯片设计在各领域中的应用越来越广泛。
芯片的性能、稳定性与可靠性在很大程度上取决于其输入输出端口（io口）以及ESD （静电放电）器件的选用。
本文将详细介绍芯片设计中io口与ESD器件的相关知识，以帮助大家更好地了解其在芯片设计中的重要性。
一、引言芯片设计作为现代电子产品的核心，其性能、稳定性与可靠性至关重要。
在实际应用中，io口与ESD器件对于芯片的正常工作具有不言而喻的重要性。
合理的io口设计可以提高芯片的传输效率，而ESD器件则能有效保护芯片免受静电放电等外部因素造成的损害。
二、io口的分类与功能io口是芯片与外部电路进行信息交互的通道，根据功能可分为输入、输出、双向等。
1.输入口：负责接收外部信号，如键盘、传感器等设备的输出信号。
2.输出口：负责输出芯片处理后的信号，如控制电机、显示设备等。
3.双向口：既能输入又能输出，可在不同工作阶段实现数据的双向传输。
三、ESD器件的作用与分类ESD（静电放电）器件是用于保护芯片免受静电放电损害的防护元件。
静电放电产生的高电压、大电流可能导致芯片内部电路损坏，严重影响芯片的正常工作。
ESD器件能在静电放电发生时，将电压、电流引导至地面，保护芯片免受损害。
根据防护方式，ESD器件可分为：1.串联型：串联在电路中，降低静电放电电压，限制电流。
2.并联型：并联在电路中，增大电流容量，吸收静电能量。
四、选用ESD器件的注意事项1.匹配电压：选用ESD器件时，需确保其额定电压大于电路工作电压，以保证有效防护。
2.匹配电流：根据电路的最大电流选用相应电流容值的ESD器件。
3.防护等级：根据实际应用场景，选择合适的防护等级。
如汽车电子、医疗设备等领域，防护等级要求较高。
五、芯片设计中io口与ESD器件的实战应用案例1.嵌入式系统设计：在嵌入式系统中，合理选用io口和ESD器件，可提高系统的稳定性和可靠性。
如采用双向口实现串口通信，同时配置合适的ESD 器件，保护芯片免受静电放电损害。
ESD基本原理和防护
ESD基本原理和防护ESD（Electrostatic Discharge，静电放电）是在电子元器件的生产、运输、储存、处理和使用过程中，由于静电电荷的积累和释放造成的电子器件的损坏。
静电放电可能引发火花或电弧，产生高能量电磁波，从而导致故障甚至损坏电子设备。
ESD产生的原理主要与静电的产生和电荷的积累有关。
在物体摩擦、与其他物体接触、电阻和电容效应以及电场感应等过程中，会产生静电。
当电子器件表面及接触物之间的电位差超过其抗静电损伤能力时，就会发生静电放电。
一般来说，ESD产生的主要原因有：人体和电子设备的摩擦和接触、静电电场的感应、电子设备与静电环境之间的电位差。
为了防止静电放电对电子器件的损坏，需要采取一系列的防护措施。
下面是一些常见的ESD防护方法：1.提高空气湿度：由于空气湿度的增加可以降低物体表面的电阻，从而减小静电的积累。
适当提高室内湿度可以有效减少静电带来的危害。
2.使用抗静电工作台和防静电地板：抗静电工作台和防静电地板是防止静电积累和放电的重要手段。
抗静电工作台是通过接地来消除电荷的积累，保护电子器件不受静电损害。
防静电地板通过导电性材料和接地来防止静电的积累，并将静电释放到地面。
3.使用符合标准的防静电材料：在生产和储存过程中，应使用符合防静电特性标准的容器、包装材料和工具。
这些材料往往具有抗静电性能，能够减少静电积累和放电的发生。
4.穿戴适当的防静电服装和手套：防静电服装和手套可以有效地将电荷导入地面，减少静电放电的发生。
这些服装和手套通常由导电纤维或导电材料制成。
5.使用ESD安全工具：在操作电子器件时，应使用符合防静电要求的工具，如防静电钳子、防静电螺丝刀等，以减少静电的积累和放电。
在电子设备的生产和使用过程中，ESD的防护是非常重要的。
适当的ESD防护可以保护电子器件的品质和寿命，减少故障率和维修成本。
因此，大家在使用电子设备时，特别是对于静电敏感的电子器件，都应注意静电的产生和释放，采取相应的防护措施，以保障电子设备的正常运行。
adc芯片内部等效电路
adc芯片内部等效电路
ADC芯片内部等效电路：
ADC（模数转换器）芯片是一种电子器件，用于将模拟信号转换为数字信号。
为了实现这一转换功能，ADC芯片内部采用了一系列的等效电路。
以下是ADC芯片内部等效电路的主要组成部分：
1. 输入信号缓冲器：ADC芯片通常具有输入信号缓冲器，它用于对输入信号进行放大和隔离。
输入信号缓冲器能够调整信号的幅值和电平，以适应ADC芯片的工作范围。
2. 采样保持电路：为了将连续的模拟信号转换为离散的数字信号，ADC芯片需要在信号采样期间保持输入信号的稳定。
采样保持电路能够在采样期间存储输入信号的电压，并在转换过程中保持稳定。
3. 参考电压源：ADC芯片需要一个参考电压源来确定转换后的数字信号的电平。
参考电压源提供了ADC芯片的基准电压，确保转换结果的可靠性和准确性。
4. 编码器：编码器是ADC芯片的核心部分，它将连续的模拟信号转换为离散的数字代码。
编码器根据输入信号的幅值和精度，根据一定的量化规则，将模拟信号转换为对应的数字代码。
5. 数字信号处理器：ADC芯片通常还包含一些数字信号处理器，用于对转换后的数字信号进行校正、滤波和增强等处理。
这些处理器可以提高转换结果的精度和可靠性。
总而言之，ADC芯片内部等效电路由输入信号缓冲器、采样保持电路、参考电压源、编码器和数字信号处理器等组成。
这些等效电路协同工作，将模拟信号转换为数字信号，并对转换结果进行处理，以满足各种应用领域对信号转换的需求。
ADC芯片在通信、仪器仪表、嵌入式系统等领域起着重要的作用。
ADC输入电路的正确处理
正确理解A/D转换器的输入许多嵌入式应用都会用到A/D转换器。
然而，如果错误连接了A/D转换器输入端的电路，就会无意识的破坏A/D转换的测量。
图1：A/D转换器的典型应用图1是A/D转换器和集成采样保持(S/H)电路的典型应用实例。
这是一个非常简单的应用，几乎不可能出现错误连接。
然而它确实是错误的，由此检测到的A/D转换器的数值将低于预期的数值。
要了解错在哪里，我们就得先检查采样保持电路。
如今的采样保持电路远比图例中的电路要复杂得多，但基本的原理还是相同的。
在采样过程中开关处于闭合状态，并对采样电容进行充电。
为了保护外部电路，防止由于电容突然与自己的输出相连而对外部电路形成冲击，我们在片上集成了一个模拟缓冲器。
我们在理论设计和图纸设计时都会用到理想的缓冲器，但真实的电子世界里并不存在这样的理想状况。
在这里，缓冲器更像是一个阻抗变换器，它会把自己输出端电容量的变化转化为其输入端电容量的变化。
A/D转换器的输入端与一个外部放大器相连。
由于采样过程非常迅速，比外部放大器的带宽快得多，因此无论A/D转换器的输入端怎样变化，都不受外部放大器的影响。
图2：A/D输入端的等效电路图2是一个等效电路，它使我们能够了解整个采样过程。
在采样发生前，PCB导线和芯片引脚的组合电容(C T + C P)被充电为输入电压VIN。
在采样时，由片上输入缓冲器的电容与放电的采样保持电容合并而成的(CX)，与这些组合电容处于并联状态，因此输入引脚的电压将下降。
在这种情况下，唯一能向这些电容器传递更多电荷并抬高输入电压的器件就只有外部放大器，但它的反应非常迟缓。
此时，输入的电压值会下降多少呢？我们先假设某些合理值，例如(C T + C P) = 5pF，CX = 0.5 pF。
根据上面的公式计算，输入电压将下降到95%！很明显，通过提高依附于A/D转换器输入端的电容量，就可以减轻压降。
我们先来计算一下要想使压降低于A/D转换器的1/2LSB，所需要的最小电容量。
芯片设计常用io口和esd器件
芯片设计常用io口和esd器件随着科技的飞速发展，芯片设计在各类电子产品中的应用越来越广泛。
在芯片设计中，IO口和ESD（静电放电）器件是至关重要的组成部分。
本文将简要介绍芯片设计中IO口和ESD器件的相关知识，并探讨如何选择与应用这些器件以防止静电放电造成的损坏。
一、芯片设计中的IO口概述IO口（Input/Output Port）是芯片与外部设备进行数据交互的通道。
在芯片设计中，IO口可以分为输入端和输出端。
输入端负责接收外部信号，输出端则负责将芯片内部处理后的信号传输至外部设备。
IO口在芯片设计中有着广泛的应用，如存储器接口、串行通信接口、并行通信接口等。
二、ESD器件的作用和分类ESD（Electrostatic Discharge）器件是用于保护芯片免受静电放电损害的防护器件。
静电放电会导致芯片内部电路损坏，影响产品的正常使用。
ESD 器件的作用就是在静电放电发生时，通过限制电压和电流的流动，保护芯片免受损害。
根据工作原理，ESD器件可分为以下几类：s二极管：瞬态电压抑制二极管，能迅速吸收和抑制静电放电产生的高电压。
2.压敏电阻：当电压超过一定范围时，电阻值迅速降低，将静电能量导入地线。
3.陶瓷气体放电管：利用气体放电原理，将静电能量转化为热能释放。
4.金属氧化物半导体场效应晶体管（MOSFET）：利用MOSFET的寄生电容，实现对静电放电的抑制。
三、IO口和ESD器件的选择与应用1.根据工作电压和电流选择合适的ESD器件：不同类型的ESD器件适用于不同电压和电流范围，需根据实际应用场景进行选择。
2.考虑防护等级：根据芯片所承受的静电放电电压和防护等级要求，选择相应防护等级的ESD器件。
3.匹配传输速率：高速信号传输时，需选用具有较高传输速率的ESD器件。
4.考虑空间和成本因素：在满足防护性能的前提下，选择体积小、成本低的ESD器件。
四、防止ESD损坏的注意事项1.设计合理的电路布局：合理规划芯片布局，降低静电放电路径。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实例：/Analogpassive/20070506040237.htm /Analogpassive/200705201038441.htm /Analogpassive/200710271212531.htm当开关设在位置1时，采样电容器被充电至采样节点的电压(在该例中为VS)，然后开关切换至位置2，此时采样电容器上累积的电荷被转移至采样电路的其它部分。
这一过程不断反复。
上述不带缓冲器的开关电容器输入可引起严重的系统级问题。
例如，将采样电容器充电到适当电压所需的电流必须由连接到模数转换器输入端的外部电路提供。
当电容器切换到采样节点(图1中的开关位置1)时，对电容器进行充电需要大电流。
这一瞬态电流的大小是采样电容器容值、电容开关频率和采样节点电压的函数。
这个开关电流由下式表示：Iin=CVf其中，C为采样电容器的电容值，V为采样节点上的电压(本例中用VS表示)，f为采样开关进行开关操作的频率。
这个开关电流会在采样节点产生较高的电流尖峰(图1)。
当设计模数转换器前端的模拟电路时，必须考虑这个开关电流的影响。
由于该电流可以通过任何电阻，所以将产生压降，在模数转换器的采样节点处产生电压误差。
如果转换器的输入端有高阻抗传感器或高阻抗滤波器相连，那么这个误差将非常大。
例如，假设电阻器被放置在模数转换器的前端，以隔离传感器并增强静电放电(ESD)保护功能(图2)。
在本例中，采样电容器的容值为10pF，开关频率为1MHz。
利用上式计算可得，瞬态电流约为25?A。
当这个瞬态电流通过10k?的电阻器时，采样节点上将会产生250mV 的电压误差。
由于采样节点可能被安排在下一个采样周期之前，因此这是最差情况下的近似值。
该建立时间取决于由10kΩ电阻器和采样电容器构成的RC时间常数，以及模数转换器输入端的寄生电容。
寄生电容可能是由模数转换器的导线、电路板上的走线长度以及内部MOS开关电容造成的。
此外，可能需要一个外部缓冲器电路来提供必需电流，并确保采样节点能被正确设置，从而保持转换器的线性特性。
不过，当开关频率更高时，放大器输出阻抗将增大，因此必须仔细选择放大器和相关电路才能解决瞬态开关电流问题。
为尽可能减小外部电路的瞬态电流要求，可以设置一个内部缓冲器(图3)。
在这个实现方案中，模拟开关构成三种不同的状态。
在位置1处，采样电容器被快速充电至采样节点电压(在本例中为VS)加上(或减去)缓冲器偏差(VOS)。
在这一阶段，对电容器充电所需的瞬态电流由内部缓冲器电路提供。
内部缓冲器可被优化设计，以便在所要求的开关频率下提供低阻抗输出，利用该开关频率可在指定时间对电容器进行正确充电。
然后，开关被重新配置，在图3位置2处形成连接。
在此阶段，采样电容器直接与模数转换器的采样节点相连。
接着，采样电容器被充电或放电，以便电容器电压与采样节点上的电压相等。
此时可能仍然存在少量开关电流，但外部电路所需的电流将减少，这是由于电容器电压已经被充电至内部缓冲器的偏置电压范围内。
最后，模拟开关切换到位置3处，此时采样后的电压可被传送至采样电路的其余部分。
带缓冲器的开关电容器输入能够大幅降低模数转换器外部电路的瞬态电流，这是它的优点之一。
在前一个例子中，采样电容器的容值为10pF，开关频率为1MHz。
假设内部缓冲器的电压偏置为10mV，这将产生仅100nA的瞬态电流，该数值比不带缓冲的采样输入的瞬态电流小250倍。
在某些情况下，一个固定或可编程增益放大器被集成到模数转换器前端的同一个硅片中，这个放大器不仅有助于减小必须由外部电路提供的开关电流，而且还能对模拟信号进行放大。
另外，还可以设置一个斩波稳定放大器来减小1/f噪声，这种噪声有时也被称为“闪烁噪声”。
这种低频噪声是由处理工艺固有的MOS晶体管通道中的表面态引起的。
斩波可以消除1/f噪声，并减小外部电流要求。
不过，由于MOS开关不匹配，电路中仍将存在少量输入瞬态电流。
无论采用何种采样架构，模数转换器都必须实现某种形式的ESD保护。
对于CMOS方案来说，通常采用箝位二极管进行ESD保护，如图4所示。
箝位二极管可有效限制加在转换器内部晶体管上的电压。
如果输入电压与电源轨之差超过了二极管压降(通常为0.7V)，则二极管将开始传导电流并限制电压。
但是，箝位二极管同样会出现电流泄漏，在设计模拟输入电路时必须考虑这个问题。
尽管这个泄漏电流通常都较小，也许只有几皮安培，但该电流会随着温度升高而按比例大幅增加。
为高速ADC选择最佳的缓冲放大器大器应该按照输出电压和截点指标提供良好的线性度，例如缓冲放大器必须至少提供和ADC 的输入要求一致出输出，线性度应优于ADC的线性度，以避免降低ADC的SFDR指标。
考虑缓冲放大器和ADC相位误差对杂散特性的影响时，可以由下式计算：SFDR System=-20log{10exp[(-SFDR ADC)/20]+10exp[(-SFDR Buffer)/20]}(dBc)ADC中的输入采样结构技术分类：模拟设计|2007-10-31来源：与非网|作者：高级产品市场营销工程师Kevin Tretter输入缓冲器的进一步优化有些情况下，可将一个固定或可编程增益放大器集成到A/D转换器前端的器件中。
集成的放大器不仅有助于减小必须由外部电路提供的开关电流，而且还能对模拟信号进行放大。
此外，还可采用一个斩波稳定放大器来减小1/f噪声，即所谓的“闪烁噪声”。
这种低频噪声是生产工艺固有的MOS晶体管通道表面状态引起的。
斩波可以消除1/f噪声，并减小外部电流要求。
然而，由于MOS开关的不匹配，电路中仍将存在少量输入瞬态电流。
无论是何种采样结构，A/D转换器都必须采取ESD保护。
对于CMOS方案来说，一般采用钳位二极管提供ESD保护，如图4所示。
钳位二极管可有效限制加在转换器内部晶体管上的电压。
如果输入电压与电源轨的差值超过二极管压降(通常为0.7V)，则二极管将导通，从而起到限制电压的作用。
但钳位二极管同样会出现电流泄漏，在设计模拟输入电路时必须考虑这个问题。
尽管这一泄漏电流通常较小，也许只有几皮安，但该电流会随着温度升高而大幅增加。
图4：CMOS ESD保护结论随着A/D转换器的不断发展，系统设计人员充分理解所采用的输入结构以及这种结构对外部电路的影响变得越来越重要。
本文讨论了一个简单的开关电容输入结构。
开关电流要求会对系统的整体性能产生巨大影响，因此必须合理设计外部电路。
集成的缓冲器或放大器可大幅减小开关电流，简化A/D转换器外部电路设计。
ESD保护电路也会影响外部电流要求，并且其影响随温度会有很大的变化。
为了给电子系统提供ESD保护，可以从不同的角度来着手。
一种方法是在半导体芯片内建ESD保护架构。
不过，日趋缩小的CMOS芯片已经越来越不足以承受进行内部2kV等级的ESD保护所需要的面积。
安森美半导体标准产品部亚太区市场营销副总裁麦满权指出：真正有效的ESD保护是不能完全集成到CMOS芯片之中的！其次，也可以在物理电路设计方面下功夫，较敏感的电路元件应该尽量远离通孔或接缝处，如果可能的话，线缆连接器的接地应该要在系统信号引脚接触前先连接到系统的接地，通过这样的方式，线缆上所发生的放电事件就比较不会造成干扰或破坏。
此外，软件也能够为ESD设计作出贡献。
系统连接的感测器比较容易受到ESD的冲击，造成接口电路的锁住情况，而能够感测锁住情况的软件则可以用来重置接口电路且无须操作人员的介入。
不过，总是有部分电路点较为敏感，同时也很难与外部隔离。
因此，最有效的方法是使用保护元件来将电流导离较敏感的元件。
也就是在电子系统的连接器或端口处放置ESD保护元件，使得电流流经保护元件，且不流经敏感元件，以维持敏感元件的低电压，使其免受ESD应力影响，进入有效控制ESD事件的发生，如图1所示。
当然，合格的ESD元件必须具有低泄漏和低电容，且在多重应力作用下功能不下降，从而不降低电路的功能。
以看出压敏电阻为双向保护元件。
而对于带导电粒子的聚合物而言，在正常电压下，这些材料拥有相当高的电阻，但当发生ESD冲击时，导电粒子间的小间隙会成为突波音隙阵列，从而带来低电阻路径。
瞬态电压抑制器(TVS)则为采用标准与齐纳二极管特性设计的硅芯片元件。
TVS元件主要针对能够以低动态电阻承载大电流的要求进行优化，由于TVS元件通常采用集成电路(IC)方式生产，因此我们可以看到各种各样的单向、双向及以阵列方式排列的单芯片产品。
利用屏幕截图和TLP进行ESD保护元件的大电流性能鉴定Ashton博士说在正常工作条件下，ESD保护元件应该保持在不动作状态，同时不会对电子系统的功能造成任何影响，这可以通过维持低电流以及足以在特定数据传输速率下维持数据完整性的低电容值来达成。
而在ESD应力冲击或者说大电流冲击条件下，ESD保护元件的第一个要求就是必须能够正常工作，要有够低的电阻以便能够限制受保护点的电压；其次，必须能够快速动作，这样才能使上升时间低于纳秒的ESD 冲击上升时间。
众所周知，对于电子系统而言，它必须能够在IEC61000-4-2标准测试条件下存续。
虽然大部分的ESD 保护元件都宣称能够承受IEC61000-4-2所指定的应力冲击等级，如8kV或第四级(Class4)，但业界却没有公认的ESD保护元件大电流抑制特性测试的合格标准。
对此，安森美半导体给出了自己的定义，也就是在±10kV应力电压(高于8kV)测试下，被测器件仍然符合其数据表规范，且器件特性没有显著变化。
不过，要比较不同ESD保护元件的大电流抑制特性，还需要对其进行测试鉴定。
而通过对不同ESD保护元件施加大电流冲击所产生的波形的屏幕截图对比，是重要的第一步。
图3的屏幕截图就是这样一个范例。
从图中可以看出，半导体的TVS元件可以迅速将ESD应力降低，即从8kV静电电压钳位到5至6V的水平；但压敏电阻的曲线则下降得很慢，而且无法降到很低的水平。
该曲线表明，TVS器件的恢复时间非常短，经过TVS器件泄漏到后面电路的能量也非常少，特别适合于便携式设备的应用。