关于共模反馈环路稳定性的考虑 Return To Innocence
关于共模反馈环路稳定性的考虑ReturnToInnocence
关于共模反馈环路稳定性的考虑ReturnToInnocence在全差分运放的设计中，通常共模反馈的环路会比主运放的级数要多，这时共模反馈环路中多个极点会影响环路的稳定性，这里试着对此问题做些分析下图是一个简单的两级全差分放大器，其中的cmfb部分利用两个VCVS得到输出信号的共模，再与输入的Vcmo比较得到cmfb的反馈控制信号。
考虑共模反馈环路，其中存在3个极点，包括运放第一级的输出极点、第二级的输出极点以及cmfb节点对应的极点。
与分析运放稳定性问题一样，前两者分别为主极点和次主极点，对于第3个极点，由于其阻抗和输出极点一样在1/gm量级（实际上，为消除系统失调，运放输出共源放大的mos管和cmfb的二极管连接的mos管有相同的过驱动电压，其gm按w/l成比例），不能简单的忽略。
实际上，这个cmfb的极点与上图中P管的特征频率ft相关，为此我们需要为其选择一个合适的过驱动电压Vov:首先Vov不能太低，这样才能以保证其ft在足够高的频率，以避免cmfb极点对环路的作用；同时这Vov也不能太高，他必须提供一定的gm/Id，保证运放输出级在电流一定的条件下有足够的gm，从而避免运放输出极点频率的下降。
上面是对利用理想VCVS得到输出共模的方式下的一些分析，下面我们看看实际的得到输出共模电路中的问题。
以电阻方式等到输出信号的共模电平是一种常见的方法，如果忽略前面电路的输出阻抗，cm-sense的电阻Rs和之后的共模比较电路的栅节点电容Cx会在共模反馈的环路中引入一个极点。
考虑到一般Rs 至少要在Rds量级以避免其对运放增益的衰减，这位个极点的位置不会太高，因此必须加以考虑。
实际中，可通过在电阻Rs上并联电容Cs 来减小这一极点的影响。
在上面的电路中, 通过简单的分析, 可以得到: 引入 Cs 之后, 由 cm-sense 部分引入的零极点为: Po=1/(Rs*(Cs+Cx)), Zo=1/(Rs*Cs), 即在极点之后补了一个零点来抵消其作用. 至于具体的 Cs 的取值, 考虑 Cs 至少与 Cx 比较接近, cmfb 环路才能得到一定的相位裕度, 若进一步考虑零极点对建立时间的影响, 应该将 Cs/Cx 取为一定值以上才能将零极点拉的足够近, 以减小这一零极点对对共模信号建立时间的影响。
共模反馈电路设计 -回复
共模反馈电路设计-回复共模反馈电路设计的过程。
第一步：明确设计目标在进行共模反馈电路设计之前，首先要明确设计目标。
设计者需要确定电路所需的增益、带宽、输出阻抗等参数，并据此确定共模反馈电路所需的各种元件和电路拓扑。
第二步：选择合适的电路拓扑根据设计目标，选择合适的电路拓扑。
常用的共模反馈电路拓扑包括电压采样反馈、电流采样反馈和混合采样反馈等。
不同的拓扑结构适用于不同的电路特性和设计要求，设计者需要根据具体情况选择。
第三步：确定反馈系数在共模反馈电路中，反馈系数是一个关键参数，它决定了电路的稳定性和性能。
设计者需要确定合适的反馈系数。
一般情况下，合适的反馈系数应该既保证电路的稳定性，又能满足设计目标。
确定反馈系数的方法有很多，可以通过理论分析、仿真实验等途径来确定。
第四步：选择适当的放大器在共模反馈电路中，放大器起到放大输入信号的作用。
根据设计目标和电路要求，选择适当的放大器。
常用的放大器有晶体管放大器、运算放大器等。
选择放大器时要考虑其增益、带宽、输入输出阻抗等参数。
第五步：确定元器件数值和连接方式在确定了电路拓扑、反馈系数和放大器之后，设计者需要确定各个元器件的数值和连接方式。
一般情况下，电容、电感、电阻等元器件的数值可以通过计算或者仿真来确定。
同时，根据电路的拓扑和连接方式，确定各个元器件的连接方式，包括并联、串联等。
第六步：仿真和优化在确定了元器件数值和连接方式之后，进行仿真和优化。
通过仿真可以验证电路的稳定性和性能是否满足设计要求。
如果不满足要求，可以通过调整反馈系数、更换放大器等方式进行优化，直到满足设计要求为止。
第七步：实际电路搭建和调试在完成了仿真和优化之后，设计者需要进行实际电路的搭建和调试。
搭建电路时，需要注意元器件的选用和连接方式，确保电路各部分的正确连接。
在调试过程中，设计者需要仔细观察电路的输出波形和频谱特性，对电路进行细致的调整，直到达到设计要求。
总结：共模反馈电路设计是一个复杂的过程，需要设计者具备深厚的电路知识和经验。
20140310反馈环路分析及稳定性V0.2
一、复数知识1、复数的表示：2、电感的阻抗这两种无功元件在其电压电流之间会产生相移（滞后或者超前）3、电容的阻抗：jb a F *+=22||b a F +=arctan(ab =φLw X L *=cw X C *1=二、反馈控制基础知识：1、S 平面复平面：w j S *+=σ。
但是一般分析稳态，考虑稳态激励时，w j S *=。
增益和相位定义在稳态时2、波特图：波特图由两个图组成：一个是传递函数幅值（以db 表示）与对数频率之间的关系。
另一个是角度相位与对数频率之间的关系。
因为幅频特性图中，两个坐标都是用对数表示的，单极点（如电容阻抗，在零频率处的为无穷大），或者单一零点（如电感阻抗，在零频率处的为零）的传递函数其波特图是一条直线。
对数幅频特性|))(lg(|*20)(jw G w L =对数相频特性)(jw G ∠=ϕ单位为db/十倍频，横坐标是w 的对数，lg w 每增加单位长度（即w 每增加十倍时），纵坐标)(w L 减少20db ，故斜率为-20db/十倍频。
若x 轴和y 周围同比例刻度坐标，增益曲线将会与x 轴成-45度，此斜率也就为该角度的正切值，即为)45tan(°−=—1。
因此-20db/十倍频（-6/倍频）也称“—1”斜率。
注意这里说的“—1”斜率只是在横坐标和纵坐标取同比例刻度的坐标时成立的，即频率每变化十倍，增益减小十倍，即为“—1”斜率3、零极点：在稳定性设计中，我们对函数的这两部分很感兴趣：在什么参数（即频率）下，函数值为零，什么时候为无穷大。
这两个条件被称之为函数的零点和极点如果在任何一个频率点，闭环传递函数)(s G 为无穷大，也就是说，如果闭环传递函数有一个极点，那么变换器就是不稳定的。
传递函数只有当分母为零时才为无穷大传递函数中分母中含S ，若S 取特定值，可使分母等于0，传递函数则为无限大，定义这样的S 值为极点。
使传递函数分母等于0的S 的频率为谐振频率（或者转折频率），也就是极点位置。
环路反馈
一些基本知识,零,极点的概念示意图:这里给出了右半平面零点的原理表示,这对用PSPICE做仿真很有用,可以直接套用此图.单极点补偿,适用于电流型控制和工作在DCM方式并且滤波电容的ESR零点频率较低的电源.其主要作用原理是把控制带宽拉低,在功率部分或加有其他补偿的部分的相位达到180度以前使其增益降到0dB. 也叫主极点补偿.双极点,单零点补偿,适用于功率部分只有一个极点的补偿.如:所有电流型控制和非连续方式电压型控制.三极点,双零点补偿.适用于输出带LC谐振的拓扑,如所有没有用电流型控制的电感电流连续方式拓扑.注:2,3中公式里面根据实际情况有些简化.一般C2<<C1.首先,没有笔误存在.1/R1C1确实一个在原点的极点.看上图,横轴是频率轴,竖轴是增益轴,从横轴往左时(低频),增益安20DB升高,往右时(高频),安20DB减少.C1的主要作用是和R2提升相位的.当然提高了低频增益.在保证稳定的情况下是越小越好.C2增加了一个高频极点,降低开关躁声干扰.补偿部分的输出我觉得应该是电流,我认为下面的这种传递函数推倒更能理解一些,请指点.这样推导出来的零点就同你上面推导的有差别了.环路稳定的标准.只要在增益为1时(0dB)整个环路的相移小于360度,环路就是稳定的.但如果相移接近360度,会产生两个问题:1)相移可能因为温度,负载及分布参数的变化而达到360度而产生震荡;2)接近360度,电源的阶跃响应(瞬时加减载)表现为强烈震荡,使输出达到稳定的时间加长,超调量增加.如下图所示具体关系.所以环路要留一定的相位裕量,如图Q=1时输出是表现最好的,所以相位裕量的最佳值为52度左右,工程上一般取45度以上.如下图所示:这里要注意一点,就是补偿放大器工作在负反馈状态,本身就有180度相移,所以留给功率部分和补偿网络的只有180度.幅值裕度不管用上面哪种补偿方式都是自动满足的,所以设计时一般不用特别考虑.由于增益曲线为-20dB/decade时,此曲线引起的最大相移为90度,尚有90度裕量,所以一般最后合成的整个增益曲线应该为-20dB/decade部分穿过0dB.在低于0dB带宽后,曲线最好为-40dB/decade,这样增益会迅速上升,低频部分增益很高,使电源输出的直流部分误差非常小,既电源有很好的负载和线路调整率.四, 如何设计控制环路?经常主电路是根据应用要求设计的,设计时一般不会提前考虑控制环路的设计.我们的前提就是假设主功率部分已经全部设计完成,然后来探讨环路设计.环路设计一般由下面几过程组成:1) 画出已知部分的频响曲线.2) 根据实际要求和各限制条件确定带宽频率,既增益曲线的0dB频率.3) 根据步骤2)确定的带宽频率决定补偿放大器的类型和各频率点.使带宽处的曲线斜率为20dB/decade,画出整个电路的频响曲线.上述过程也可利用相关软件来设计:如pspice, POWER-4-5-6.一些解释:已知部分的频响曲线是指除Kea(补偿放大器)外的所有部分的乘积,在波得图上是相加.环路带宽当然希望越高越好,但受到几方面的限制:a)香农采样定理决定了不可能大于1/2 Fs; b)右半平面零点(RHZ)的影响,RHZ随输入电压,负载,电感量大小而变化,几乎无法补偿,我们只有把带宽设计的远离它,一般取其1/4-1/5;c)补偿放大器的带宽不是无穷大,当把环路带宽设的很高时会受到补偿放大器无法提供增益的限制,及电容零点受温度影响等.所以一般实际带宽取开关频率的1/6-1/10五,反激设计实例.条件: 输入85-265V交流,整流后直流100-375V输出12V/5A初级电感量370uH初级匝数:40T,次级:5T次级滤波电容1000uF X 3=3000uF震荡三角波幅度.2.5V开关频率100K电流型控制时,取样电阻取0.33欧姆下面分电压型和峰值电流型控制来设计此电源环路.所有设计取样点在输出小LC前面.如果取样点在小LC后面,由于受LC谐振频率限制,带宽不能很高.1) 电流型控制假设用3842,传递函数如下此图为补偿放大部分原理图.RHZ的频率为33K,为了避免其引起过多的相移,一般取带宽为其频率的1/4-1/5,我们取1/4为8K.分两种情况:A) 输出电容ESR较大输出滤波电容的内阻比较大,自身阻容形成的零点比较低,这样在8K处的相位滞后比较小.Phanse angle = arctan(8/1.225)-arctan(8/0.033)-arctan(8/33)= --22度.另外可看到在8K处增益曲线为水平,所以可以直接用单极点补偿,这样可满足-20dB/decade的曲线形状.省掉补偿部分的R2,C1.设Rb为5.1K, 则R1=[(12-2.5)/2.5]*Rb=19.4K.8K处功率部分的增益为-20* log(1225/33)+20* log19.4 = -5.7dB因为带宽8K,即8K处0dB所以8K处补偿放大器增益应为5.7dB, 5.7-20* log( Fo/8)=0Fo为补偿放大器0dB增益频率Fo= 1/(2*pi*R1C2)=15.42C2= 1/(2*pi*R1*15.42)=1/(2*3.14*19.4*15.42)=0.53nF相位裕度: 180-22-90=68 度输出滤波电容的内阻比较大,自身阻容形成的零点比较高,这样在8K处的相位滞后比较大.Phanse angle = arctan(8/5.3)-arctan(8/0.033)-arctan(8/33)= -47度. 如果还用单极点补偿,则带宽处相位裕量为180-90-47=43度.偏小.用2型补偿来提升.三个点的选取,第一个极点在原点,第一的零点一般取在带宽的1/5左右,这样在带宽处提升相位78度左右,此零点越低,相位提升越明显,但太低了就降低了低频增益,使输出调整率降低,此处我们取1.6K.第二个极点的选取一般是用来抵消ESR零点或RHZ零点引起的增益升高,保证增益裕度.我们用它来抵消ESR零点,使带宽处保持-20db/10 decade 的形状,我们取ESR零点频率5.3K数值计算:8K处功率部分的增益为-20* log(5300/33)+20* log19.4 = -18dB因为带宽8K,即最后合成增益曲线8K处0dB所以8K处补偿放大器增益应为18dB, 5.3K处增益=18+20log(8/5.3)=21.6 dB水平部分增益= 20logR2/R1=21.6 推出R2=12*R1=233Kfp2=1/2*pi*R2C2 推出C2=1/(2*3.14*233K*5.4K)=127pF.fz1=1/2*pi*R2C1 推出C1=1/ (2*3.14*233K*1.6K)=0.427nF.相位fo 为LC谐振频率,注意Q值并不是用的计算值,而是经验值,因为计算的Q无法考虑LC串联回路的损耗(相当于电阻),包括电容ESR,二极管等效内阻,漏感和绕组电阻及趋附效应等.在实际电路中Q值几乎不可能大于4—5.由于输出有LC谐振,在谐振点相位变动很剧烈,会很快接近180度,所以需要用3型补偿放大器来提升相位.其零,极点放置原则是这样的,在原点有一极点来提升低频增益,在双极点处放置两个零点,这样在谐振点的相位为-90+(-90)+45+45=-90.在输出电容的ESR处放一极点,来抵消ESR的影响,在RHZ处放一极点来抵消RHZ引起的高频增益上升.元件数值计算,为方便我们把3型补偿的图在重画一下.兰色为功率部分,绿色为补偿部分,红色为整个开环增益.如果相位裕量不够时,可适当把两个零点位置提前,也可把第一可极点位置放后一点.同样假设光耦CTR=1,如果用CTR大的光耦,或加有其他放大时,如同时用IC的内部运放,只需要在波得图上加一个直流增益后,再设计补偿部分即可.这时要求把IC内部运放配置为比例放大器,如果再在内部运放加补偿,就稍微麻烦一点,在图上再加一条补偿线结束.我想大家看完后即使不会计算,出问题时也应该知道改哪里.我的图是用POWER-4-5-6仿真的,它里面含有简化版本的PSPICE.你可以用ORCAD来仿真,用行为模型库(ABM)里面的ELAPLACE把传递函数填进去就行了.电路仿真稍微麻烦一点.下面是归一化的电压型控制功率部分的小信号模型,据此加上控制部分就全了.如果不明白就去再学习了,我不可能从头讲起.下面是根据上面的图建立的一个实际仿真图,由于一点地方不方便说,所以省略掉了,可以根据具体的电路去补一下.把三部分拼接起来,如果我一起放上来,就看不清了.从这个图,可以看到PSPICE里面仿真变压器的另外一种方法.电流型的小信号模型就更简单了(当然是用的简单模型,复杂模型会很复杂),把控制电压到输出滤波的部分用一个压控电流源代替就行了,其增益为Ns/Rsense,Ns为电流互感器的变比,Rsense为电流采样电阻,如果直接用电阻采样,Ns等于1.。
CMOS模拟集成电路设计_ch10运算放大器4——稳定性
相位裕度
这意味着尽管系统稳定，但其的阶跃 响应会出现减幅振荡的情况
频域上有Peaking
时域上有Ringing
相位裕度
考虑相位裕度等于45度的情况：
瞬态振荡的幅度随裕度的增加而减小
相位裕度
通常认为PM=60、70度是合适的选择
相位裕度
以上是小信号的情况，如果阶跃信号很大，即使相位 裕度大于60度，仍然可能出现减幅震荡。因此我们 需要在时域中进行仿真来判断系统的稳定性
频率（相位）补偿
因此要想办法让“极点分离”
频率（相位）补偿
电路主要有A、B、C三个结点，A的极点频率较高，B、C的极点频率较 低且通常具有同一数量级，为了使它们分离，我们加上密勒补偿电容。
CMOS模拟集成电路设计
运 算 放 大 器（四）
闭环工作时的稳定性
振荡条件（巴克豪森判据） 即： 1、在ω1下，围绕环路的相移能大到使反馈变为正反馈 2、环路增益足以使信号建立
稳定性条件
相对的，
稳定系统的 波特图：
ห้องสมุดไป่ตู้定性条件
是稳定性最差的情况，因此常常分析这个最坏情况 下的波特图
单极点系统
单极点系统是稳定的。
多极点系统
两极点系统是稳定的，但裕度可能不大。
多极点系统
三极点系统可能是不稳定的。
相位裕度
从前面的分析我们知道：要得到稳定的负反馈系统，相位裕度必 须大于零。那么是不是只要大于零就可以满足系统需要呢？
相位裕度
我们考虑相位裕度等于5度的情况，这时在增益交点 GX处相位等于-175度 于是，在GX处有：
增益相位稳定的原因
增益相位稳定的原因首先，增益相位稳定与系统的基本结构和设计密切相关。
其中一个重要的原因是系统中的反馈回路。
反馈回路通过将系统的输出信号与期望输出信号进行比较，然后调整系统的输入信号，使输出信号趋于期望值。
反馈回路可以有效地控制系统中的增益和相位，从而实现增益和相位的稳定。
具体来说，反馈回路可以校正由于组件不稳定、温度变化或器件老化等因素引起的系统增益和相位的变化。
通过适当设计反馈回路，可以实现对系统特性的补偿，从而消除由这些因素引起的变化，从而实现增益相位稳定。
其次，反馈控制是增益相位稳定的一个重要因素。
反馈控制的基本思想是将系统的输出信号与期望输出信号进行比较，并将比较结果作为系统的输入信号进行调整。
通过这种方式，反馈控制可以根据输出信号与期望输出信号的差异来不断调整系统的输入信号，从而实现输出信号的稳定。
在反馈控制系统中，增益和相位的稳定性是由反馈路径中的增益和相位特性决定的。
具体来说，反馈路径中的增益和相位特性可以通过选择合适的滤波器和调整反馈增益来进行处理。
通过适当设计反馈路径，可以消除输出信号受到幅度和相位变化的影响，从而实现增益相位稳定。
最后，使用合适的组件也是实现增益相位稳定的一个重要因素。
在任何系统中，组件的性能和特性都会对系统的增益和相位稳定性产生影响。
如果使用的组件具有稳定的增益和相位特性，那么系统的增益和相位也会相对稳定。
相反，如果使用的组件具有不稳定的增益和相位特性，那么系统的增益和相位也会出现变化。
因此，使用合适的组件对于实现增益相位稳定非常重要。
在选择组件时，需要考虑组件的频率响应和温度特性等因素。
此外，组件之间的匹配和稳定性也需要考虑，以确保系统的增益和相位稳定。
综上所述，增益相位稳定是控制系统和通信系统中的关键要求之一、通过正确设计系统的结构、使用合适的反馈控制策略和选择合适的组件，可以实现增益相位的稳定。
增益相位稳定可以提高系统的性能和稳定性，并对系统的输出信号产生重要影响。
共模反馈笔记 Return To Innocence
共模反馈笔记Return To Innocence咳咳，为了坚持更新，贴一篇以前对全差分运放的共模反馈的小结..关于全差分放大器对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源）关于共模反馈CMFB从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反馈电路，可以提高共模反馈环路的增益，以稳定共模信号。
设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。
从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题)另外，对于cmfb控制的尾电流源，常见将尾电流源分为两半，其中之一由cmfb控制，另一半接恒定偏置电流；这种结构的具体分析可见Gray书12.4.2节的内容，简单来说，single-stage的opamp中控制尾电流源的cmfb结构，其UGB 主要为gmt/CL, 其中gmt为尾电流源的跨导，这里拆分尾电流源来减半cmc共模控制的部分，这样UGB减小，即缩减带宽来提升共模反馈环路的相位裕度，当然cmfb的增益相应也减小了；另外恒定偏置部分也可帮助共模电压的初始建立，减小cmfb大的扰动。
电路与系统答案
● 题1，电阻，二极管形式连接的MOS 管和栅接固定偏置的MOS 作负载的共源放大器的小信号分析，写出电路的增益和输出阻抗。
答：电阻负载二极管做负载固定偏置做负载（电流镜负载）电阻作负载——输出阻抗：D OUT R R = 增益：D m V R g A *=二极管作负载——输出阻抗：21m OUT g R = 增益：21m m V g g A = 固定偏置作负载——输出阻抗：21o o O U T r r R = 增益：211*oo m V r r g A =● 题2，试用频率响应节点近似分析方法来分析电阻作负载的单级共源放大器(增益>10)的频率响应特性，写出其传递函数。
答：如图存在两个节点：X 和V out在节点X 处，由miller 近似有C X =CGS +(1- Av )CGDR X = RS主极点为：])1([1gd D m gs s in C R g C R ++=ω 非主极点为：)(1GD DB D out C C R +=ω所以传递函数为：)1)(1()(outin D m in out w s w s R g s V V ++-= ● 题3，试列举无源电阻、无源电容的种类答：电阻：源/漏扩散电阻、P 阱（N 阱）扩散电阻（阱电阻或沟道电阻）、注入电阻、多晶电阻、薄膜电阻；电容：PN 结电容、MOS 电容、多晶与体硅之间的电容（PIS ）、双多晶电容（PIP ）、MOS 器件作电容、金属与多晶电容（MIP ）、多晶与场注入区的电容、MIM 电容● 题4，简单MOS 电流镜大的电流增益系统误差是由哪种二阶效应引起的？有什么可以减小电流镜电流增益系统误差的方法？为什么？答：沟道长度调制效应，可以增加电流镜沟道长度，这样可以减少调制系数。
因为由于沟道调制效应有)1()(212DS TH GS ox n V V V LW c I λμ+-≈ 其中λ为沟道调制系数● 题5，什么是噪声功率谱密度和转角频率？答：噪声功率谱密度：功率谱密度表示了在每一频率下，信号所带有的功率大小。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关于共模反馈环路稳定性的考虑Return To Innocence
在全差分运放的设计中，通常共模反馈的环路会比主运放的级数要多，这时共模反馈环路中多个极点会影响环路的稳定性，这里试着对此问题做些分析
下图是一个简单的两级全差分放大器，其中的cmfb部分利用两个VCVS得到输出信号的共模，再与输入的Vcmo比较得到cmfb的反馈控制信号。
考虑共模反馈环路，其中存在3个极点，包括运放第一级的输出极点、第二级的输出极点以及cmfb节点对应的极点。
与分析运放稳定性问题一样，前两者分别为主极点和次主极点，对于第3个极点，由于其阻抗和输出极点一样在1/gm 量级（实际上，为消除系统失调，运放输出共源放大的mos 管和cmfb的二极管连接的mos管有相同的过驱动电压，其gm按w/l成比例），不能简单的忽略。
实际上，这个cmfb的极点与上图中P管的特征频率ft相关，为此我们需要为其选择一个合适的过驱动电压Vov:首先Vov不能太低，这样才能以保证其ft在足够高的频率，以避免cmfb极点对环路的作用；同时这Vov也不能太高，他必须提供一定的gm/Id，保证运放输出级在电流一定的条件下
有足够的gm，从而避免运放输出极点频率的下降。
上面是对利用理想VCVS得到输出共模的方式下的一些分析，下面我们看看实际的得到输出共模电路中的问题。
以电阻方式等到输出信号的共模电平是一种常见的方法，如果忽略前面电路的输出阻抗，cm-sense的电阻Rs和之后的共模比较电路的栅节点电容Cx会在共模反馈的环路中引入一个极点。
考虑到一般Rs至少要在Rds量级以避免其对运放增益的衰减，这位个极点的位置不会太高，因此必须加以考虑。
实际中，可通过在电阻Rs上并联电容Cs来减小这一极点的影响。
在上面的电路中, 通过简单的分析, 可以得到: 引入Cs 之后, 由cm-sense 部分引入的零极点为:
Po=1/(Rs*(Cs+Cx)), Zo=1/(Rs*Cs), 即在极点之后补了一个零点来抵消其作用. 至于具体的Cs 的取值, 考虑Cs
至少与Cx 比较接近, cmfb 环路才能得到一定的相位裕度, 若进一步考虑零极点对建立时间的影响, 应该将Cs/Cx 取为一定值以上才能将零极点拉的足够近, 以减小这一零极点对对共模信号建立时间的影响。
2 您可能也喜欢：
关于cascode compensation
共模反馈笔记
关于镜像极点的理解
关于gain-boost中零极点对的来源关于非主极点、建立时间和相位裕度关于两级运放共模反馈接入点的考虑关于miller电容和输出电阻
关于cascode补偿以截断前馈的理解关于反馈对噪声的影响
关于RZ Sample-Hold的问题
无觅关联推荐[?]。