数字系统测试与可测性设计实验指导书-ATPG应用
《数字系统测试与可测性设计》
实验指导书(二）
实验教师：
2012年４月９日
I．实验名称和目的
实验名称：ＡTPＧ应用
实验目的：了解Ｍentor公司的FａstScan-(ATPG生成工具)业界最杰出的测试向量自动生成工具。了解测试各种基准电路的标准输入格式，运用FａｓtScａn工具生成测试向量。深入理解单固定故障模型相关概念。
IＩ.实验前的预习及准备工作:
1、充分理解课堂上学习的故障模型相关概念。
2、Meｎtor公司的测试相关工具的介绍
缩略语清单：
ATＰG?：Automatic TｅsｔＰatｔeｒn Gｅｎeｒatｉon
ATE :Autｏmaｔed Teｓt Equipｍeｎt
BIST?:Ｂuｉlt In Ｓelf Tｅsｔ
CUT?:Chip/CirｃuiｔＵnder Ｔest
DFＴ?:DesｉgｎFor Testａbility
DRＣ:Dｅｓign Ｒｕle Checｋing
PI??：PｒimarｙIｎpuｔ
PＯ??：Priｍary Outｐut
组合ATＰG生成工具FasｔScan
ＦastSｃaｎ是业界最杰出的测试向量自动生成（ATＰG)工具,为全扫描IC设计或规整的部分扫描设计生成高质量的测试向量。FａstScan支持所有主要的故障类型，它不仅可以对常用的Stuck-at模型生成测试向量,还可针对tｒａnsitioｎ模型生成at－speed测试向量、针对IDDQ模型生成IＤDＱ测试向量。此外FastScan还可以利用生成的测试向量进行故障仿真和测试覆盖率计算。
另外,ＦastSｃan MacｒoTest模块支持小规模的嵌入模块或存储器的测试向量生成。针对关键时序路径，Fａstｓcan CPA模块可以进行全面的分析。
主要特点：??支持对全扫描设计和规整的部分扫描设计自动生成高性能、高质量的测试向量;
?提供高效的静态及动态测试向量压缩性能,保证生成的测试向量数量少,质量高;??支持多种故障模型:sｔｕck-at、togglｅ、transition、criticaｌ patｈ和IDDQ;
?支持多种扫描类型：多扫描时钟电路,门控时钟电路和部分规整的非扫描电路结构；??支持对包含BISＴ电路，ＲAM/ROM和透明Laｔcｈ的电路结构生成ATPＧ;
?支持多种测试向量类型：Ｂasic,ｃlock－ｓequeｎtial,ＲAM-Ｓequｅntiａｌ,cｌoｃk P Ｏ,Muｌtｉ－lｏaｄ；??利用简易的Procｅdｕre文件,可以很方便地与其他测试综合工具集成；??通过进行超过140条基于仿真的测试设计规则检查,保证高质量的测试向量生成；??F ａstSｃａn CPＡ选项支持at-ｓpｅed测试用的路径延迟测试向量生成;??FastScａn Mac
ｒｏTes ｔ选项支持小规模的嵌入模块或存储器的测试向量生成;
?FasｔSc ａnDi ａｇno ｓｔic ｓ选项可以通过分析AT Ｅ机上失败的测试向量来帮助定位芯片上的故障；
?AＳI ＣVe ｃto ｒ Int ｅrface ｓ选项可以针对不同的A ＳＩC 工艺与测试仪来生成测试向量;?最新的ＡＴPG Accel ｅｒato ｒ技术可以支持多C ＰU 分布式运算；
?智能的 ATPG 专家技术简单易用，用户即使不懂AT ＰＧ，也能够由工具自动生成高质量的测试向量;
?支持32位或64位的UN ＩX 平台(Ｓo ｌar ｉｓ，HP-ＰA)及LI ＮＵX 操作平台；?Ｆa ｓtScan
的ＡTP Ｇ流程
由上图可知,在启动F ａstSc ａｎ时,Fa ｓt Ｓc ａｎ 首先读入、解释并检查门级网表和一个DF Ｔ库。如果遇到问题，Ｆast Ｓcan 会退出并发布一个消息。如果没有遇到问题，FastScan 直接进入到配置（Se ｔｕｐ)模式。在配置模式，可以使用交互方式或者使用Do ｆｉle 批处理方式，来建立关于电路和扫描的基本信息，以及指定在设计展平(ｆｌatten ｉn ｇ)阶段时影响生成仿真模型的条件。完成所有配置后,退出配置模式就直接进入到DRC 检查阶段，进行DRC 检查。如果检查通过，那么直接进入到ATPG 模式。进入AT ＰG 模式后由上图可看出，有四个过程:生成错误列表,生成测试模式,压缩测试模式和储存测试向量。
Fa ｓtSc ａｎ的输入需要以下几个文件:带Ｓcan cha ｉｎ 的电路网表,
库描述
文件和FasｔSｃaｎ的三个控制文件(*．doｆｉｌe,*.ｔeｓtprｏc，Ｔimｐlａｔe)，下面分别进行详细解释。
1.电路网表(＊．v)
已经带有扫描链的Verｉlog格式的网表。
2.库描述文件(ｆs＿lib)
用于连接厂家提供的Meｎｔor模型库。
3.timｅplate文件
timeplａtｅ文件描述了ATＰG向量中各时间点(输入跳变点，输出取样点,时钟沿位置，周期等）ｔimescａlｅ和测试过程文件(prｏcedure ｆile)文件名,可以根据需要加以修改。
ＦastＳcan是以事件为基础的。其时序模型是基于以测试周期划分事件的,主要包含了下列一些事件：
ｆorce_pi：对ＰI(Priｍａry Iｎpuｔ)输入值。
ｍeasure_po：测量PＯ(Ｐrimaｒy Ouｔput）的输出值。
caｐtｕre_cｌoｃｋ_on：把捕获时钟打开。
capture_cｌoｃk＿ｏfｆ：把捕获时钟关闭。
rａｍ_ｃｌoｃk_on:把用于读写RAM的时钟打开。
ｒam＿clock＿ofｆ:把用于读写RAM的时钟关闭。
其基本格式如下:
timepｌａte “tｉmeplate＿namｅ”＝
timepｌaｔe_staｔemｅｎt;...
ｅnd;
以下是一个实例：
// Eｘamｐle Tiｍeｐlare
／/ 指定了以后所有的时间单位为纳秒(ｎs),刻度为１，这一步是必须的。
sｅｔtｉｍｅscale１nＳ;
／/ 指定采样(strｏbe）窗口的宽度为1,由于前面定义了时间刻度为1ｎs，所以strobｅ窗口实际宽度为１nｓ
set stroｂe＿ｗinｄoｗtime 1；
// 定义了名字为tp0的ｔiｍｅpｌate文件
timｅplatｅ"tｐ0" =
// 定义了在0时刻对PI输入
ｆorcｅ_pi 0;
// 定义了在8０时刻对PO采样
measure＿po 80;
／/定义了在１00时刻把捕获时钟打开
cａpturｅ_clｏcｋ_on 10０;
/／定义了在1２0时刻把捕获时钟关闭
ｃaptuｒe＿cloｃk＿off 1２0;
// 定义了周期为2０0,即在２０0时刻所有动作结束，重新开始新一周期动作perioｄ２0０;
ｅnd;
/／指定后面要用到的测试过程文件名为ｄesｉgn.testproc，ｓcan ｇｒouｐ名为grp1
set ｐｒocedure fｉlｅ"grp１＂＂design.ｔｅstｐｒoc"；
4.dｅsign.ｄｏfｉle
.dofile文件主要是Ｍｅｎtoｒ提供的一个批处理文件，可以自动控制FａsｔS ｃａn的操作。
下列desｉgn．doｆile中主要描述了Scａn chaｉｎ的组成管脚和grｏuｐ定义(见下例中add scａn cｈaiｎs 命令和add sｃａn group命令)。时钟的定义及其值，由于FastScan认为所有改变时序元件的状态的信号都为时钟,包括了复位信号，置位信号和系统时钟信号等。reｓeｔ信号表示为时钟，其值赋为无效电平。在测试状态下需要保持恒定逻辑值的管脚如TEST_ENABLE，测试覆盖率的设定。
/／samplｅ．doｆｉle
/／定义了ｓcan group
aｄd scan ｇroups grp1 desｉgn.testproc
／／定义了Scａn chaｉn的组成管脚
add sｃan ｃhains chａiｎ1grｐ１SＣAN_ＩN SCAＮ_OUT
// 使RＥSEＴ信号无效
adｄｃloｃks 1 ＲＥＳET
／/ 使ＳCＡN_CLＯＣK信号有效
ａｄd ｃloｃks ０SCAN_CLＯＣK
// 设置TEＳＴ＿ENＡBＬＥ为恒1
add pin coｎstrainｔs TEＳT_ＥNＡBＬＥＣ1
// 设置最大覆盖率
seｔatpg li -tesｔ_coveragｅ9０
5．测试过程文件(＊.testproc）
测试过程文件定义了扫描电路的操作,主要包括时钟的定义和一些管脚的逻辑值设定,可以手工生成，也可自动生成。
测试过程文件仅仅包含了扫描相关事件的时序信息,然而ATPＧ过程本身不需要测试过程文件来包含实际时序信息,自动测试设备(AＴE)和某些仿真器需要这些信息。因此必须修改用于AＴPG的测试过程文件来包含实际时序信息。定
义了扫描电路的操作。
测试过程文件有自己的规则如: 每一句必须占一单行,双斜杠/／后面的内容都是注释,所有语句必须在pr ｏc ｅd ｕｒe 和ｅnd 之间，可以有空白行等等。其基本格式如下:
ｐｒocedu ｒe ＜procedur ｅ_type> proc ｅd ｕｒｅ_st ａtemen t;... end; 在一个测试过程文件中通常有以下几个过程： ?Ｔe ｓt_S ｅtup(o ｐtional) 这个过程用来为Loa ｄ＿Unload 过程设置非扫描元件的状态。如果在设置了管脚约束之后运行ATPG ,需要在这个过程中限制这些管脚，否则FastSc ａn 自动会为你限制这些管脚,但可能会导致时序冲突。 在下面这个实例中，设置了ＳCAN_ENABLE 和ＴEST_E ＮABLE 的初始值，并定义了周期。 ｐｒｏcedur ｅ test_set ｕp ＝ ／/ at tim ｅ 0 force the SCAN_ENABL Ｅ ａ value ｏｆ 0 f ｏr ｃe SC ＡＮ＿ENAB ＬE ０ 0; // at ｔim ｅ 0 for ｃｅ the TEST_ＥNABLE ａ value of １ force ＴE ＳT ＿ENA ＢL Ｅ 1 ０； ／／ 表明整个周期在4０0ｎｓ结束，即周期为４00ns p ｅｒｉod 400; end ； ?Sh ｉf ｔ(ｒｅquired ） 这个过程描述了如何通过翻转时钟,在输入端输入值以及采样输出端等方式来将数据顺着扫描链移动一个位置。其数据流向如下图: í?1 移位过程 在这个过程中,必须要包括for ｃe 命令，f ｏrce_ｓci 命令(或者force_sc ｉ_e ｑ u ｉv 命令)和ｍeasu ｒｅ_ｓco 命令。 在下面这个实例中，定义了一个典型扫描移位操作。由于我们前面定义了时间刻度为1ns ,所以在测试过程文件中所有的时间都以1n ｓ为刻度,即所有时间数字都倍乘1ns 。 p ｒｏcedure ｓhi ｆｔ = // f ｏr ｃｅ scan chain in ｐu ｔ ａt time 20ns fo ｒce_ｓci ２0； /／ m ｅasu ｒe sc ａn c ｈain ｏutput a ｔ ｔｉme 4０ns mea ｓｕre_ｓco ４０; // ｐu ｌse th ｅ clo ｃk force c ｐ．0 1 １00; forc ｅ ｃp.0 0 20０； // a u ｎｉt o ｆ de ａd ｔｉme ｆor s ｔability ｐe ｒiod 40０; end; 针对上面实例的详细时序见下图: í?1 移位过程时序 显然在这个过程包含了四个扫描事件：在2０ns 时刻输入，在4０ns 采样,时钟在100n ｓ变为１,在２0０ns 变为0,周期为400n ｓ。图中引入Ｘ是为了表示测试过程文件执行的顺序性，X 表示任何一个时刻。 Load_U ｎl ｏad （required ） 这个过程描述了如何装载和卸载扫描链。为了扫描链顺利装载, 必须为移位 寄存器保持在一个合适的状态，在这个状态时钟、复位和RAM的写信号等信号无效，而且如果扫描输出端是双向端口,则双向端口处在输出状态。然后可以使用aｐplｙshift语句来指定移位周期数,这个数目等于所有扫描链中的最大扫描元件数目。 在下面这个实例中，定义了一个典型的loａｄ_ｕｎloaｄ过程,其中假设所有扫描链中的最大扫描元件数目是N。 procedure loａd_unload= ／/ ｆｏrcｅcｌｏcks oｆf at timｅ0 foｒcｅＳCAN＿ENABＬE 1 ０; ｆｏrｃｅRESＥT １0; ／／fｏrce scan clocks on ａt tｉmｅ0 forcｅSCAN＿CLＫ0 ０; // sｈift dａｔa thru ｅaｃh of N cells, Ｎｉｓtｈｅmaximuｍscａｎcell ｎｕmｂｅr iｎａlｌchainｓ appｌy shｉfｔN 20０； ｐｅriod 2０0； end; 注意，为apｐlｙ语句指定的时间仅仅是相对于ｌoａd_ｕnload过程的时刻。因此，为lｏａd＿uｎloaｄ过程指定的周期200nｓ并不包含执行内嵌apply命令的时间。实际的周期是（200+400*N）nｓ,其详细时间关系见下图： í?1 lｏａd_unｌoａd过程的时间顺序示意图 由于开始shifｔ时刻是2０0ns,而peｒｉoｄ也是200ns，因此在sｈift过程结束的同时load_uｎlｏaｄ过程结束。 上面三个文件可分开成三个测试过程文件,也可合成一个扫描测试文件。其中在编辑时需注意各值的设定和单链上最大cｅｌl数的设定。 以上各文件除电路网表外均可以人工编辑生成，也可以运行一次DFTadviｓor得到模版文件加以修改。有了以上各控制文件就可以用ＦasｔScaｎ生成ATPG 测试向量。 Desｉgn foｒＴｅst可测性设计技术 随着ＳｏC／ASIC设计技术的迅猛发展,可测性设计（Dｅsigｎ-Ｆor－Tesｔ）逐渐为ＳoC/ASIC设计流程不可缺少的必要环节, DFＴ的应用也逐渐变得深入，Ｍｅnｔor Gr ａpｈics公司作为全球ＳoC／ＡSIＣ设计中ＤＦT领域的领导者, 一直以来倡导高质量和低成本（High Quａlｉty & Low Cｏsｔ)的DFＴ设计理念,并拥有业界最为优秀和完善的全线ＤFT设计工具, 多年来一直居于业界领导地位,引领着ＥDA行业DＦT工具的技术发展方向。 测试综合工具DＦTＡｄvｉsor DFＴAdvｉsoｒ利用友好的图形用户界面引导完成可测性分析并优化测试结构的插入，执行全面的测试规则检查，从而保证在AＴＰG之前不存在任何遗留的可测性设计问题。ＤF ＴAｄviｓor 测试综合工具自动插入测试结构电路,支持全扫描或部分扫描的测试逻辑，能够自动识别电路中的时序单元并自动转换成可扫描的单元，并能够把电路中可扫描的单元串接成扫描链，从而大大增强了IC和ASIＣ设计的可测试性。此外,利用它在设计过程的早期阶段进行可测性分析,测试综合生成和测试向量自动生成之前发现并修改违反测试设计规则的问题，尽可能提高AＴＰG的效率并缩短测试开发的周期。 IＩI．实验项目 一、熟悉ＦａstSｃaｎ的图形化界面(ＧUI） 二、演示生成测试向量的过程(以piｐe_neｔ_ｎｏscａn.ｖ文件为 例） 扫描插入之前做的准备 进入以下路径 DFT/ＡTＰＧ／ａtpｇ_data/lab2／exerciｓｅ_1/ 1、启动ＤFＴＡdvｉsor ｓheｌl> dfｔadvisｏr pipｅ_neｔ_noｓcan.v –verｉlog -lｉb ../../ｌibｒaｒieｓ＿1_to＿４／adk.atpg －log resultｓ/ex＿1ｄfta.log –rｅp .log –日志文件,存相关信息,可以打开查看 pipe_ｎet_ｎｏsｃan.v－--没插入扫描链的网表文件 ２.自动分析时钟信号／控制信号 SETUＰ>aｎalyzｅｃｏｎtrol sｉｇnaｌｓ-auｔo_fix 3. 进入DFT 模式. SETUP>set syｓteｍmode ｄft 此时报告了哪些信息？ 此时可以看电路，在DFTＡｄｖisor Ｃontrol Pａneｌ里点击ＯpeｎDFＴVisｕalizer 4. 设置扫描识别. ＤFT> seｔup ｓcan ideｎtificａtｉon full_ｓcaｎ DFT>seｔup test_ｐoiｎt identiｆｉｃａtｉon -control 0-obserｖｅ0 DFT>reporｔｃell models-tｙpｅmｕｘ 默认的扫描类型是什么? __＿____ｍux21_cａcrｏ___＿__＿____＿＿_____＿ ______ 5．开始扫描.? DFT＞ruｎ ＤFT> ｒeｐｏrｔｓｔatiｓｔics 在本设计中有多少个连续的单元?_＿_＿1_______＿ 识别了多少个扫描单元？__＿_＿＿1______＿____ 生成插入扫描的网表并生成ＡＴＰG配置文件 1.插入扫描链 DFT> inｓerｔtｅｓｔlogic-scaｎon－ｔｅst_pｏint on－ｒam ｏn -nuｍbｅr 1 2.报告结果． DFT> report stａtistｉcs 连续的单元数量是多少?＿_____＿＿___1_______＿ 插入的扫描链的数量？__＿＿_＿＿__＿_1______＿_＿＿_ 新插入的piｎs的数量？_＿__＿＿_____2＿＿________ 3.报告插入扫描单元和扫描链的结果. DＦT> report scａｎcells 4. 保存Vｅｒilog 网表和ＡＴPG的配置文件. DＦT> wrｉte_deｓｉgn –output＿fｉlｅrｅsulｔｓ/ｐiｐe_scan.v –ｒeplace pipｅ_ｓcaｎ.v—已插入扫描链的网表文件 DFT＞write_aｔｐg_sｅｔｕp results/pipe_sｃan -rｅplacｅ-prｏcｆｉle 5. 退出DFTＡdｖｉsor. ＤFT>eｘiｔ 产生测试向量 ＢａｓiｃATPG Ｆloｗ 1. 启动fａstscan. sheｌl> fastscaｎresuｌts/pipｅ_ｓcan.v－veｒilog －lｉb../．．/libraｒｉes_1＿to_4/ａｄk.atpg 可测性设计技术 【摘要】随着微电子技术的迅速发展、芯片集成度的不断提高以及电路板复杂性的不断增加，传统的测试模型和测试方法已经不能满足当前的测试要求,测试费用急剧增加。本文介绍了可测试性设计的内涵、意义和分类，可测试性设计有两种方法：专项可测试性设计和结构化可测试性设计（边界扫描和内建自测试），并讲述了这些方法的基本原理。 【关键词】可测试性设计；边界扫描；内建自测试 随着数字电路集成度不断提高，系统日趋复杂，对其测试也变得越来越困难。当大规模集成电路LSI和超大规模集成电路VLSI问世之后，甚至出现研制与测试费用倒挂的局面。这就迫使人们想到能否在电路的设计阶段就考虑测试问题，使设计出来的电路既能完成规定的功能，又能容易的被测试，这就是所谓的可测性设计技术。因此也就出现了可测性的概念。 一、基本概念 在可测性的概念出先不久之后，人们又遇到了一个难题，即大家设计出来的电路在测试方面到底谁优谁劣，没有统一的标准，因此就需要对电路的测试难易程度进行数量描述，即可测性分析。 可测性分析是指对一个初步设计好的电路或待测电路不进行故障模拟就能定量地估计出其测试难易程度的一类方法。在可测性分析中，经常遇到三个概念：可控制性、可观察性和可测性。 可控制性：通过电路的原始输入向电路中的某点赋规定值（0或1）的难易程度。 可观察性：通过电路的原始输入了解电路中某点指定值（0或1）的难易程度。 可测性：可控制性和可观察性的综合，它定义为检测电路中故障的难易程度。 可测性分析就是对可控制性、可观察性和可测性的定量分析。但在分析过程中，为了不失去其意义，必须满足下面两条基本要求： （1）精确性，即通过可测性分析之后，所得到的可控制性、可观察性和可测性的值能够真实的反映出电路中故障检测的难易程度。 （2）复杂性，即计算的复杂性，也就是对可控制性和可观察性的定量分析的计算复杂性要低于测试生成复杂性，否则就失去了存在的价值。 二、可测性设计的意义 据统计资料表明，检测一个故障并排除它，所需的开销若以芯片级为1，则插件级为10，系统级为100，机器使用现场为1000。这表明，故障一定要在芯片级测出并排除它，绝不能把坏芯片带到插件中去。但由于现在的芯片，一般都是几千到几百万个门的电路，而外部可用于测试的端脚又非常的少，因此，芯片的测试是一件十分困难的事。尽管新的测试方法不断涌现，但由于集成技术的快速发展，测试生成的速度远远赶不上集成度的增长的需要。 根据很多实验证实，测试生成和故障模拟所用的计算机的时间与电路中门数的平方到立方成正比，也就是说测试的开销呈指数关系增长。但另一方面，由于微电子技术的发展，研制与生产成本的增长速度远远小于指数增长。因此，就使得测试成本与研制成本的比例关系发生了极大的变化，有的测试成本甚至占产品总成本的70%以上，出现了测试与研制开销倒挂的局面。 软件可测试性需求设计 一、引言 1、目的 提高软件的可测试性，加快测试进度，提高测试效率。 2、范围 描述的范围主要是可测性设计的特征，考虑方向及设计方法。 3、读者对象 系统分析员、设计人员、开发人员。 二、测试所需文档 1、需求规格说明书 2、概要设计说明书 3、详细设计说明书 4、系统功能清单 5、系统运行环境搭建指导书 6、系统操作指导书 三、可测试性设计需求 可测试性主要是指被测实体具有如下特征：可控制性、可分解性、稳定性、易理解性、可观察性，该特征的主要要表现是设立观察点、控制点、观察装置。需要注意的是可测性设计时必须要保证不能对软件系统的任何功能有影响，不能产生附加的活动或者附加的测试。 1、可控制性设计需求 1）全局变量的可控制性设计需求 在外界使用适当的手段能够直接或间接控制该变量，包括获取、修改变量值等。可以将全局类型的变量进行分类并封装到一个个接口中操作。 2）接口的可控制性设计需求 各接口在外界使用适当的手段能够直接调用对该接口进行操作，这里所谓的适当的手段 主要包括使用测试工具和增加额外代码。对于向外提供的接口的接洽处能够人为的对接，比如构造测试环境模拟接口对接，这里所指的开放接口主要是指相对于被测系统，即为被测系统外提供的接口。接口接洽处人为对接时各接口所要求的条件和所需的参数人为的能够轻易达到和提供。 3）模块的可控制性设计需求 对于每个相对独立的模块设计好所需要的驱动和桩都能单独设计用例进行测试对应的功能，在测试运行期间模块异常时能够将其隔离而不影响测试。 4）业务流程的可控制性设计需求 在测试环境满足的情况下能够控制任一单独业务流程，各业务流程具有流通性。 5）场景的可测性设计需求 将一场景所涉及到的业务和接口整合到一个统一的接口使其能够单独操作该场景。 2、可分解性设计需求 1）业务流程的可分解性设计需求 对于复杂的业务流程需合理设定分解点，在测试时能够对其进行分解。 2）场景的可测性设计需求 对于复杂的场景需合理设定分解点，在测试时能够对其进行分解。 3、稳定性设计需求 测试模块发布合理，不能在后期追加的模块为前期所测模块引入新的不必要的测试活动。 4、易理解性设计需求 1）设计文档的易理解性 设计参考标准 内容描述主次要分清 依赖关系描述明确 2）接口的易理解性 作业指导书WORK INSTRUCTION 文件名称：Doc. Name Fujitsu产品可靠性试验作业指 导书 Fujitsu’s Product Reliability Test WI 文件编号： Doc. No. WI/750/050 拟制部门：Prepared by RTC版号： Version A/0 受控印章Ctrl. Stamp 受控副本章Ctrl. copy 一. 温湿(带操作)试验 1 目的 评价产品在温湿条件下使用和贮存的可靠性. 2 适用范围 适用于中名(东莞)电子有限公司生产的Fujitsu计算机音箱产品. 3 试验设备 恒温恒湿试验箱、噪音发生器 4 试验步骤 4.1 环境条件:温度:15℃～30℃,相对湿度:35%～80%. 4.2 取1对(或以上)无包装的合格样品. 4.3 将样品(工作状态下)放入恒温恒湿试验箱内(温度:30°C,RH:90%),2小时后,取出样品,在室温下放 置1小时. 4.4 试验后,检查样品的外观和功能. 5 质量要求 5.1 试验后,产品的外观和功能应正常,样品应无异音. 5.2 试验前、后,样品的灵敏度变化须小于3dB. 6 参考文件 《Fujitsu可靠性试验项目》客户数据 7 记录保存年限 《RTC试验报告》750PR002 3年 二. 低温(带操作)试验 1 目的 评价产品在低温条件下使用和贮存的可靠性. 2 适用范围 适用于中名(东莞)电子有限公司生产的Fujitsu计算机音箱产品. 3 试验设备 冰箱、噪音发生器. 4 试验步骤 4.1 环境条件:温度:15℃～30℃,相对湿度:35%～80%. 4.2 取1对(或以上)无包装的合格样品. 4.3 将样品(工作状态下)放入冰箱内(温度:0°C),8小时后,取出样品,在室温下放置1小时. 4.4 试验后,检查样品的外观和功能. 5 质量要求 5.1 试验后,产品的外观和功能应正常,样品应无异音. 5.2 试验前、后,样品的灵敏度变化须小于3dB. 6 参考文件 《Fujitsu可靠性试验项目》客户数据 作 业 指 导 书 WORK INSTRUCTION 文件名称： Doc. Name Fujitsu 产品可靠性试验作业指 导书 Fujitsu’s Product Reliability Test WI 文件编号： Doc. No. WI/750/050 拟制部门： RTC 版 号： A/0 5.1 试验后,产品的外观和功能应正常,样品应无异音. 5.2 试验前、后,样品的灵敏度变化须小于3dB. 6 参考文件 《Fujitsu可靠性试验项目》客户数据 7 记录保存年限 《RTC试验报告》750PR002 3年 二. 低温(带操作)试验 1 目的 评价产品在低温条件下使用和贮存的可靠性. 2 适用范围 适用于中名(东莞)电子有限公司生产的Fujitsu计算机音箱产品. 3 试验设备 冰箱、噪音发生器. 4 试验步骤 4.1 环境条件:温度:15℃～30℃,相对湿度:35%～80%. 4.2 取1对(或以上)无包装的合格样品. 4.3 将样品(工作状态下)放入冰箱内(温度:0°C),8小时后,取出样品,在室温下放置1小时. 4.4 试验后,检查样品的外观和功能. 5 质量要求 5.1 试验后,产品的外观和功能应正常,样品应无异音. 5.2 试验前、后,样品的灵敏度变化须小于3dB. 6 参考文件 《Fujitsu可靠性试验项目》客户数据 7 记录保存年限 《RTC试验报告》750PR002 3年 三. 高温高湿(带操作)试验 1 目的 评价产品在高温高湿条件下使用和贮存的可靠性,并确认胶脚(c ushion)是否影响涂装面(产品如有胶脚(c ushion)贴在涂装面上时). 2 适用范围 适用于中名(东莞)电子有限公司生产的Fujitsu计算机音箱产品. 3 试验设备 恒湿恒湿试验箱、噪音发生器 4 试验步骤 4.1 环境条件:温度:15℃～30℃,相对湿度:35%～80%. 4.2 取1对(或以上)无包装的合格样品. 手机可靠性测试规范 1. 目的 此可靠性测试检验规范的目的是尽可能地挖掘由设计，制造或机构部件所引发的机构部分潜在性问题，在正式生产之前寻找改善方法并解决上述问题点，为正式生产在产品质量上做必要的报证。 2. 范围 本规范仅适用于CECT通信科技有限责任公司手机电气特性测试。 3. 定义 UUT (Unit Under Test) 被测试手机 EVT (Engineering Verification Test) 工程验证测试 DVT (Design Verification Test) 设计验证测试 PVT (Product Verification Test) 生产验证测试 4. 引用文件 GB/T2423.17-2001 盐雾测试方法 GB/T 2423.1-2001 电工电子产品环境试验(试验Ab：低温) GB/T 2423.2-1995 电工电子产品环境试验(试验Bb：高温) GB/T 2423.3-1993 电工电子产品环境试验(试验Ca：恒定湿热) GB/T 2423.8-1995 电工电子产品环境试验(自由跌落) GB/T 2423.11-1997 电工电子产品环境试验(试验Fd: 宽频带随机振动) GB 3873-83 通信设备产品包装通用技术条件 《手机成品检验标准》XXX公司作业指导书 5. 测试样品需求数 总的样品需求为12pcs。 6. 测试项目及要求 6.1 初始化测试 在实验前都首先需要进行初始化测试，以保证UUT没有存在外观上的不良。如果碰到功能上的不良则需要先记录然后开始试验。在实验后也要进行初始化测试，检验经过实验是否造成不良。具体测试请参见《手机成品检验标准》。 6.2 机械应力测试 6.2.1 正弦振动测试 测试样品： 2 台 可靠性试验管理规范 （IATF16949-2016/ISO9001-2015） 1.0目的： 为规范可靠性试验作业流程，保证出货产品的质量满足客户的需求，特制定本检查指引。 2.0适用范围： 适用制造中心生产的所有机顶盒试验及其他客户所要求试验的产品。 3.0名词定义： 无 4.0职责： 品保课负责落实本指引规定相关事宜，各相关部门配合执行。 5.0作业内容: 5.1 试验要求与标准不同客户的产品要求与标准都有差别，具体选择参照不同客户的要求与标准执行。 5.2 试验项目： 5.2.1高温老化试验： 试验员对量产的机顶盒进行高温老化试验，具体操作与标准请参照《高温老化作业指导书》执行；并将结果记录与【高温老化报表】中。如在老化过程中出现不良现象需及时反馈到QE和工程人员分析并记录与【可靠性试验不合格分析改善报告】。 5.2.2 高低压开关冲击试验： 1）试验前,将接触调压器电源根据试验要求进行电压调整； 2）每个产品根据机型电压范围，在90V、135V、260V各电压段每4分钟切换一次电压，通电3分钟，再断电1分钟，冲击时间至少1小时。具体操作与标准请参照《高低压开关状态试验作业指导书》执行，并将试验结果记录在【高低压开关状态试验报表】中。如在试验过程中出现不良现象需及时反馈到QE和程人员分析并记录与【可靠性试验不合格分析改善报告】。 3）每天对高低压冲击仪器的输出高、中、低电压用万用表进行电压点检，并将点检结果记录在【高低压冲击电压点检表】。 5.2.3 模拟运输振动试验： 将QA抽检后的产品按每天订单量的2%进行振动试验，具体操作与标准请参照《模拟运输振动作业指导书》执行，并将试验结果记录在【模拟运输振动测试报表】中。如在测试过程中出现不良现象需及时反馈到QE和工程人员分析并记录与【可靠性试验不合格分析改善报告】 5.2.4 恒温恒湿试验： 将QA抽检后的产品按每个订单量抽取5台进行高、低温试验，具体操作与标准请参照《恒温恒湿作业指导书》执行，并将试验结果记录在【恒温恒湿测试报表】中。如在测试过程中出现不良现象需及时反馈到QE和工程人员分析并记录与【可靠性试验不合格分析改善报告】 5.2.5 跌落试验： 将QA抽检报的产品均需做一角三梭六面跌落试验，跌落试验的数量至少为1箱，具体操作与标准请参照【跌落试验作业指导书】执行，并将试验结果记录在【跌落测试报告】中。如在测试后出现不良现象需及时反馈到QE和工程人员 软件测试之可测试性分析 在理想的情况下，软件工程师在设计计算机程序、系统或产品时应该考虑可测试性，这就使得负责测试的人能够更容易地设计有效的测试用例，但是，什么是“可测试性”呢？ JamesBach②这样描述可测试性： 软件可测试性就是一个计算机程序能够被测试的容易程度。因为测试是如此的困难，因此，需要知道做些什么才能理顺测试过程。有时，程序员愿意去做对测试过程有帮助的事，而一个包括可能的设计点、特性等等的检查表对他们是很有用的。 肯定存在可用于在很多方面测度可测试性的度量，有时，可测试性被用来表示一个特定测试集覆盖产品的充分程度。在军方还用它来表示工具被检验和修复的容易程度。这两种意义都略不同于“软件可测试性”。下面的检查表提供了一组可测试软件的特征： 可操作性。“运行得越好，被测试的效率越高。” ●系统的错误很少(错误加上测试过程中的分析和报告开销)。 ●没有阻碍测试执行的错误。 ●产品在功能阶段的演化(允许同时的开发和测试)。 可观察性。“你所看见的就是你所测试的。” ●每个输入有唯一的输出。 ●系统状态和变量可见，或在运行中可查询。 ●过去的系统状态和变量可见，或在运行中可查询(例如：事务日志)。 ●所有影响输出的因素都可见。 ●容易识别错误输出。 ●通过自测机制自动侦测内部错误。 ●自动报告内部错误。 ●可获取源代码。 可控制性。“对软件的控制越好，测试越能够被自动执行与优化。” ●所有可能的输出都产生于某种输入组合。 ●通过某种输入组合，所有的代码都可能被执行。 ●测试工程师可直接控制软件和硬件的状态及变量。 ●输入和输出格式保持一致且有结构。 ●能够便利地对测试进行说明、自动化和再生。 可分解性。“通过控制测试范围，能够更快地分解问题，执行更灵巧的再测试。” ●软件系统由独立模块构成。 ●能够独立测试各软件模块。 简单性。“需要测试的内容越少，测试的速度越快。” ●功能简单性(例如：特性集是满足需求所需的最小集合) ●结构简单性(例如：将体系结构模块化以限制错误的繁殖)。 ●代码简单性(例如：采用代码标准为检查和维护提供方便)。 稳定性。“改变越少，对测试的破坏越小。 ●软件的变化是不经常的。 ●软件的变化是可控制的。 ●软件的变化不影响已有的测试。 ●软件失效后能得到良好恢复。 易理解性。“得到的信息越多，进行的测试越灵巧。” ●设计能够被很好地理解。 实验项目名称： CSS页面布局及样式设计 （所属课程：web系统与技术） 学院：计算机学院专业班级：11级计科信息姓名：学号： 实验日期：实验地点：A06-404 合作者：指导教师：李 本实验项目成绩：教师签字：日期： 一、实验目的 （1）掌握CSS中的定位属性使用方法。 （2）掌握DIV+CSS的页面布局方式。 （3）掌握CSS中的常用属性的使用方法。 （4）理解CSS的样式构造。 二、实验条件 安装Web开发环境的微机。 三、实验内容 （1）重新对聊天室的注册页面、登陆页面和聊天页面进行页面布局。 （1）对聊天室的注册页面、登陆页面和聊天页面进行样式设计。 四、实验步骤 （1）注册页面使用CSS将注册表单居中显示，表单内嵌入表格将文本与输入域格式化显示，表单内使用label标签。 （2）登录页面中添加div层用于显示在线用户数。 （3）登录页面使用div将登录表单，在线用户数，logo图片，超链接等页面元素重新定位布局。 （4）聊天页面改用div标签并使用CSS的position定位属性进行布局，框架内的独立页面使用float属性进行布局。 （5）使用CSS设置三个页面的背景颜色或背景图片。 （6）注册页面使用CSS设计所有输入框和提交按钮的样式。 （7）登录页面使用CSS设置的超链接的字体和下划线、登录表单使用圆顶角、在线用户数使用图片数字，使用CSS设计登录按钮的显示样式。 （8）聊天页面中使用CSS设计信息发送表单和发送按钮的样式，设计用户信息列表和聊天信息段落的的显示样式。 五、实验结果 注册界面效果图及代码： 可测性设计技术
可测试性需求讲解
产品管理-电脑产品可靠性试验作业指导书 精品
电脑产品可靠性试验作业指导书
可靠性测试规范
可靠性试验管理规范(含表格)
软件测试之可测试性分析
CSS页面布局及样式设计实验报告