半导体器件物理 Chapter4 集成电路制造工艺

合集下载

半导体集成电路制造工艺

半导体集成电路制造工艺

半导体集成电路制造工艺一、集成电路的定义:集成电路是指半导体集成电路,即以半导体晶片材料为主,经热氧化工艺:干氧氧化、水汽氧化、湿氧氧化加工制造,将无源元件、有源元件和互连线集成在基片内部、表面或基片之上,执行十八、根据器件要求确定氧化方法:1、高质量氧化:干氧氧化或分压氧化;2、厚某种电子功能的微型化电路。

微型化电路有集成电路、厚膜电路、薄膜电路和混合层的局部氧化或场氧化:干氧(10min)+湿氧+干氧(10min)或高压氧化;3、低表面态电路等多种形式。

氧化:掺氯氧化;湿氧氧化加掺氯气氛退火或分压氧化(H2O或O2+N2 或Ar 或He 等)。

二、集成电路的分类:十九、热氧化过程中硅中杂质的再分布1、硅中掺磷(1)温度一定时,水汽氧化(湿氧按电路功能分类:分为以门电路为基础的数字逻辑电路和以放大器为基础的线性电氧化)导致杂质再分布程度较大,其NS/NB 大于干氧氧化;(2)同一氧化气氛下,氧化路,还有微波集成电路和光集成电路等。

温度越高,磷向硅内扩散的速度越快,表面堆积现象减小,NS/NB 趋于1。

2、硅中按构成集成电路基础的晶体管分类:分为双极型集成电路和MOS型集成电路两大类。

掺硼(1)温度一定时,水汽氧化(湿氧氧化)导致杂质再分布程度增大,NS/NB 小前者以双极型平面晶体管为主要器件;后者以MOS场效应晶体管为基础。

于干氧氧化;(2)同一氧化气氛下,氧化温度越高,硼向硅表面扩散速度加快,补三、衡量集成电路的发展DRAM( 3*107(集成度), 135mm2(外型尺寸), 0.5 μm偿了表明杂质的损耗,NS/NB 趋于1。

看看运动方向(特征尺寸), 200mm (英寸)) ,二十二、热氧化过程四、摩尔定律:IC集成度每1.5年翻一番五、集成电路的发展展望目标:集成度↑、可靠性↑、速度↑、功耗↓、成本↓。

努力方向:线宽↓、晶片直径↑、设计技术↑六、硅微电子技术发展的几个趋势:1、单片系统集成(SoC)System on a chip Application Specific Integrated Circuit 特定用途集成电路2、整硅片集成(WSI)3、半定制电路的设计方法4、微电子机械系统(MEMS)5、真空微电子技术七、集成电路制造中的基本工艺技术横向加工:图形的产生与转移(又称为光刻,包括曝光、显影、刻蚀等)。

《集成电路制造工艺》课件

《集成电路制造工艺》课件

CMOS工艺
适用广泛,消耗低功率,集成 度高
光刻和电子束刻蚀工 艺
芯片制造中影响巨大,直接决 定芯片精度和质量
IC封装技术
通过引线焊接连接芯片与外部 电路
集成电路制造工艺的未来发展方向
量子计算机
利用量子位的并行性,比传统计 算机更快速、更准确
纳米技术
更加精细的芯片制造和量子效应 的应用
3D打印
高质量、低成本的芯片制造和量 产
1 革命性
集成电路是现代科技的基础。无集成电路,无现代智能设备。
2 市场需求
集成电路产业是信息产业的核心,随着通讯和计算机的快速发展,需求量将节节攀升
集成电路制造工艺的发展历程
1
早期阶段
简单的扩散工艺和光刻工艺,可制造简单
集成度提高
2
的逻辑门和模拟器件
计算机辅助设计、离子注入、金属蒸镀等
新技术的应用,集成度不断提高
《集成电路制造工艺》 PPT课件
课程介绍:本课程将深入浅出地介绍集成电路制造的核心流程和未来发展方 向。欢迎大家学习!
什么是集成电路?
定义
集成电路是由数百万个微小电子元器件组成的电子 电路系统,它可以完成特定的功能。
历史
集成电路的起源可以追溯到20世纪60年代,它是计 算机和通讯技术的重要基础。
为什么集成电路制造工艺如此重要?
3
现代集成电路工艺
光刻、浸没/化学机械抛光、等离子刻蚀 等高级技术的应用,如今我们拥有极复杂 的芯片设计和制造工艺。
集成电路制造工艺的工作流程
芯片设计
设计加工工艺,布图加工
芯片构造
渗透、离子注入、扩散、腐蚀
芯片掩膜制作制作掩Fra bibliotek板、晶圆复制封装测试

《集成电路制造工艺》课件

《集成电路制造工艺》课件

图形制备
图形制备是指在晶圆表面涂覆一层光 刻胶,然后通过光刻技术将电路图形 转移到光刻胶上,为后续的掺杂、刻 蚀等工艺做准备。
这一阶段需要确保电路图形的精度和 一致性,以实现集成电路的微细化和 小型化。
薄膜制备
薄膜制备是指在晶圆表面沉积一层或 多层薄膜材料,以实现电路元件之间 的隔离和连接等功能。
06 集成电路制造工 艺未来展望
新材料的应用
硅基材料的突破
随着集成电路制造工艺的不断进步, 硅基材料的应用将得到进一步优化, 以提高集成电路的性能和稳定性。
新型材料的探索
科研人员正在积极探索新型材料,如 氮化镓、碳化硅等,这些材料具有更 高的电子迁移率和耐高温特性,有望 在未来取代硅基材料。
新技术的研发
硅片的规格和型号有多种,根 据不同的应用需求选用合适的 硅片。
掩模版
01
掩模版是集成电路制造中的关键 材料之一,用于定义芯片上的图 形。
02
掩模版通常由石英或玻璃材料制 成,表面镀有金属薄膜。
掩模版的精度和稳定性直接影响 到集成电路的性能和良品率。
03
在制造掩模版时,需要采用高精 度的光刻和刻蚀技术,确保图形
这一阶段还需要对制造过程中的各种问题和故障进行预测和 预防,以确保制造过程的稳定性和可靠性。
晶圆制备
晶圆制备是集成电路制造的重要环节之一,主要是通过切 割、研磨、抛光等工艺手段将原材料硅锭加工成可用于制 造集成电路的晶圆。
这一阶段需要控制晶圆的表面质量和尺寸精度,以确保后 续制造工艺的稳定性和可靠性。
金属材料
01
金属材料在集成电路制造中扮演着重要的角色,用于制造引脚、电极 、互连线等。
02
常用的金属材料包括金、银、铜、铝等,具有导电性能好、延展性好 、焊接性能优良等特点。

集成电路制造工艺

集成电路制造工艺

集成电路制造工艺集成电路制造工艺是一项高度复杂和精细的技术过程,它涉及到多个步骤和环节。

下面将介绍一般的集成电路制造工艺流程。

首先是晶圆制备。

晶圆是集成电路的基础材料,通常由硅材料制成。

制备晶圆需要精确的工艺和设备,包括材料分析、芯片设计、晶圆选择和切割等步骤。

在制备过程中,要保证晶圆的纯度和质量,确保芯片的正常运行。

接下来是晶圆上的图案制作。

这一步主要是通过光刻技术将芯片设计上的图案转移到晶圆上。

光刻是一种利用紫外线照射光刻胶,然后通过化学处理来形成芯片图案的技术。

在这一步中,制造工程师需要控制光刻机的参数和条件,以确保图案的精确度和清晰度。

接着是雕刻。

雕刻是将光刻后形成的图案转移到晶圆上的过程。

这里使用的是化学气相沉积或离子束雕刻等技术。

制造工程师需要精确控制雕刻机的参数,使得雕刻过程能够准确地复制芯片设计上的图案。

接下来是金属沉积。

这一步是为芯片的导线和电极等部分进行金属沉积,以连接芯片上的不同元件。

金属沉积通常使用物理气相沉积或化学气相沉积技术。

制造工程师需要控制沉积的厚度和均匀性,以确保导线和电极的电性能和连接质量。

然后是化学机械抛光。

抛光是为了平整化晶圆表面,以便进行下一步的工艺步骤。

抛光是利用机械研磨和化学反应溶解的技术,在控制条件下去除晶圆表面的不平坦部分。

最后是芯片封装和测试。

在封装过程中,芯片被放置在封装材料中,并进行焊接和封装工艺。

然后芯片需要经过严格的测试,以确保其功能和品质。

测试包括功能测试、可靠性测试和环境适应性测试等。

总的来说,集成电路制造工艺是一个复杂而精细的过程,需要多个步骤和环节的精确控制。

通过不断的技术创新和工艺改进,集成电路制造工艺不断提高,为我们提供了更加先进和高效的电子产品。

集成电路制造工艺是现代电子工业的重要基础,它的高度复杂和精细使得集成电路成为了现代科技的核心。

随着科技的飞速发展,集成电路的制造工艺也在不断地进步和创新。

本文将具体介绍集成电路制造工艺的一些关键步骤和技术。

集成电路的制造工艺流程

集成电路的制造工艺流程

集成电路的制造工艺流程集成电路制造工艺流程是指将电子器件的元件和电路按照一定的规则和方法集成在半导体晶片上的过程。

制造工艺流程涉及到多个环节,如晶圆加工、电路图形绘制、光刻、腐蚀、沉积、复合、切割等。

下面将详细介绍集成电路的制造工艺流程。

首先,制造集成电路的第一步是选择合适的基片材料。

常用的基片材料有硅、蓝宝石和石英等。

其中,硅基片是最常用的基片材料,因为硅具有良好的热导性能和机械性能,同时也便于进行光刻和腐蚀等工艺步骤。

接下来,对基片进行晶圆加工。

晶圆加工是指将基片切割成薄片,并对其进行去杂质处理。

这一步骤非常关键,因为只有获得高质量的基片才能保证电路的性能和可靠性。

然后,根据电路设计图纸,使用光刻技术将电路图形绘制在基片上。

光刻技术是一种重要的制造工艺,主要利用分光光源、透镜和光刻胶等材料来实现。

通过光刻,可以将电路的结构图案转移到基片表面,形成精确的电路结构。

接着,进行腐蚀处理。

腐蚀是将未被光刻阻挡住的区域去除,使得电路结果清晰可见。

常用的腐蚀液有氟化氢、硝酸等。

腐蚀过程中需要严格控制时间和温度,以防止过腐蚀或不足腐蚀。

接下来,进行沉积工艺。

沉积是指利用化学反应或物理过程将金属、氧化物等材料沉积在基片表面。

沉积技术包括物理气相沉积(PVD)和化学气相沉积(CVD)等。

沉积工艺可以形成导体、绝缘体和介质等层,以实现电路的功能。

在进行复合工艺之前,还需要对电路进行电性能测试。

通过测试,可以检测电路是否存在故障和缺陷,并对其进行修复或更换。

最后一步是切割。

切割是将晶片切割成小片,以供后续封装和测试使用。

常用的切割工艺有晶圆锯切和激光切割等。

综上所述,集成电路的制造工艺流程包括基片材料选择、晶圆加工、电路图形绘制、光刻、腐蚀、沉积、复合和切割等环节。

每个环节都非常关键,需要严格控制各项参数和步骤,以保证最终产品的质量和性能。

第4章pn结

第4章pn结

4.2.3 p-n结空间电荷
1、空间电荷(space charge) :
pn的过渡区,如下图.这些掺杂离子的空间电荷部分被移动
载流子补偿.越过了过渡区域,进入移动载流子浓度为零的完全 冶金结
冶金结
q p qVbi 静 电 子 电 q p qVbi E C 静 电 耗尽区,这个区域称为耗尽区 ( 空间电荷区 ) .对于一般硅和砷化 势 p E n E CF 电 势子 势 p 能 n EF q a 势 i E 能 镓的p-n结,其过渡区的宽度远比耗尽区的宽度要小.因此可以忽 i q a E E iV Ei EV 略过渡区,如右图,其中xp和xn分别代表 p型和n型在完全耗尽区的 (b) 在热平衡下突变结的能带图 (a) 冶金结中突变掺杂的p-n结
成均匀薄膜。
3000-5000 rpm 0.6~1μm to vacuum pump vacuum chuck spindle
图形显影
图 4.2(a) 显示显影后的晶片。晶片再次于 120℃至 180℃之间烘烤 20min,以加强对衬底的附着力和抗蚀能力。然后用缓冲氢氟酸来移 除没有被抗蚀剂保护的二氧化硅表面,如图4.2(b) 所示。最后使用 化学溶剂或等离子体氧化系统剥离抗蚀剂,如图4.2(c) 显示最终结 果。可接着用扩散或离子注入形成p-n结。
J(扩散) q p pE qD p 对空穴 J p J(漂移) p p
1 dEi dp dp q p p( ) kT p 0 dx q dx dx

Ei E F p ni exp( ) kT
得到
dp p dEi dEF ( ) dx kT dx dx
代入上式
0.6 0.4
GaAs

集成电路制造工艺

集成电路制造工艺

集成电路制造工艺一、集成电路设计与制造的主要流程设计---掩膜版---芯片制造—芯片检测—封装—测试沙子—硅锭---晶圆设计:功能要求—行为设计—行为仿真---时序仿真—布局布线—版图---后仿真。

展厅描述的是制造环节过程,分为晶圆制造与芯片制造工艺。

图形转换,将设计在掩膜版上的图形转移到半导体单晶片上。

光刻:光刻胶、掩膜版、光刻机三要素。

光刻刻蚀:参杂,根据设计需要,将各种杂质掺杂在需要的位置上,形成晶体管接触等制作各种材料的薄膜二、晶圆制造1. 沙子:硅是地壳内第二丰富的元素,脱氧后的沙子(尤其是石英)最多包含25%的硅元素,主要以二氧化硅(SiO2)的形式存在。

2. 硅熔炼:通过多步净化得到可用于半导体制造质量的硅,学名电子级硅(EGS),平均每一百万个硅原子中最多只有一个杂质原子。

(本文指12英寸/300毫米晶圆级,下同。

)3.单晶硅锭:整体基本呈圆柱形,重约100千克,硅纯度99.9999%。

4. 硅锭切割:横向切割成圆形的单个硅片,也就是我们常说的晶圆(Wafer)。

5. 晶圆:切割出的晶圆经过抛光后变得几乎完美无瑕,表面甚至可以当镜子。

Intel自己并不生产这种晶圆,而是从第三方半导体企业那里直接购买成品,然后利用自己的生产线进一步加工,比如现在主流的45nm HKMG(高K金属栅极)。

Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。

三、芯片制造过程6. 光刻胶(Photo Resist):图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体,类似制作传统胶片的那种。

晶圆旋转可以让光刻胶铺的非常薄、非常平。

光刻一:光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下,变得可溶,期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。

掩模上印着预先设计好的电路图案,紫外线透过它照在光刻胶层上,就会形成微处理器的每一层电路图案。

一般来说,在晶圆上得到的电路图案是掩模上图案的四分之一。

集成电路工艺原理4

集成电路工艺原理4

分析磁铁
中性离子 重离子 石磨
4.2 离子注入装置
分析磁铁
4.2 离子注入装置
电极
+100 kV+80 kV+60 kV+40 kV+20 kV 0 kV
加速管
粒子束 来自分 析磁体
粒子束 至工艺腔
+100 kV
100 MΩ 100 MΩ 100 MΩ 100 MΩ 100 MΩ
4.2 离子注入装置
4.1 概述
离子注入应用
4.1 概述
离子注入应用
4.1 概述
离子注入特点
离子注入是一个物理过程,即不发生化学反应。 它能够重复控制杂质的浓度和深度,因而几乎在所用 应用中都优于扩散。它已经成为满足亚0.25μm特征 尺寸和大直径硅片制作要求的标准工艺。 离子注入是半导体工艺中有别于扩散的一种制 结方法。这种方法具有以下特点: (1)注入的离子是通过质量分析器选取出来的,被 选取的离子纯度高,能量单一,从而保证了掺杂纯度 不受杂质源纯度的影响。另外,注入过程是在清洁、 干燥的真空条件下进行的,这样就大大降低了各种-well
n++
倒掺杂阱
p-type dopant p-well
p++
p+ 埋层 p+ Silicon substrate
4.1 概述
n-type dopant n-well
n+ n++ p+ Buried layer p+ Silicon substrate
穿通阻挡层
p-type dopant p-well
4.1 概述
离子注入特点
(4)离子注入的深度随离子能量的增加而增加。 因此,可以通过控制注入离子的能量和剂量,以 及采用多次注入相同或不同杂质,得到各种形式 的杂质分布。对于突变的杂质分布,采用离子注 入技术很容易实现。 (5)离子注入是一个非平衡过程,不受杂质在 衬底材料中溶解度的限制,原则上对各种元素均 可掺杂(但掺杂剂占据衬底晶格格点而变为激活 杂质是有限的),这就使掺杂工艺灵活多样,适 应性强。根据需要可从几十种元素中挑选合适的 N型或P型杂质进行掺杂。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

化学汽相淀积(CVD)
• 化学汽相淀积(Chemical Vapor Deposition):通过 气态物质的化学反应在衬底上淀积一层薄膜材料的 过程。 • CVD技术特点: –具有淀积温度低、薄膜成分和厚度易于控制、均 匀性和重复性好、台阶覆盖优良、适用范围广、设 备简单等一系列优点。 –CVD 方法 几 乎可 以 淀积 集 成电 路工艺 中所需 要的 各种薄膜,例如掺杂或不掺杂的SiO2、多晶硅、非 晶硅、氮化硅、金属(钨、钼)等。
固态源扩散
液态源扩散
• 插fig. 13, fig.14, fig2.8扩散方法。
离子注入
离子注入:将具有很高能量的杂质离子射入半导体 衬底中的掺杂技术,掺杂深度由注入杂质离子的能 量和质量决定,掺杂浓度由注入杂质离子的数目(剂 量)决定。 离子注入的深度由注入离子的能量和离子的质量决 定,可以得到精确结深,尤其是浅结。 低温(600 oC)、掺杂均匀性好、离子注入剂量可 精确控制,重复性好、横向扩散比纵向扩散小得多。 可以注入各种各样的元素并可以对化合物半导体进 行掺杂。 多数注入离子停留在与硅晶格位置不一致的位置上, 不具有电活性,需要退火处理,激发电活性。
• 溅射(Sputtering):真空系统中充入惰性气 体,在高压电场作用下,气体放电形成的离子 被强电场加速,轰击靶材料,使靶原子逸出并 被溅射到晶片上。
工艺小结
图形转移: –光刻:接触光刻、接近光刻、投影光刻、电子束光刻 –刻蚀:干法刻蚀、湿法刻蚀 掺杂:
–离子注入
–扩散 制膜:
退火
–氧化:干氧氧化、湿氧氧化等 –CVD:APCVD、LPCVD、PECVD –PVD:蒸发、溅射
掺杂工艺(Doping)
掺杂:将需要的杂质掺入特定的半导体区域 中,以达到改变半导体电学性质,形成PN结、 电阻、欧姆接触。 掺入的杂质主要是: 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括:扩散(diffusion)、离 子注入(ion implantation)。
退火(Annealing)
退火:也叫热处理,集成电路工艺中所有的在氮 气等不活泼气氛中进行的热处理过程都可以称为 退火。 –激活杂质:使不在晶格位置上的离子运动到晶格 位置,以便具有电活性,产生自由载流子,起到 杂质的作用。 –消除损伤 退火方式: –炉退火 –快速退火:脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
第四章集成电路制造工艺
芯片制造过程
• 图形转换:将设计在掩膜版(类似于照相底 片)上的图形转移到衬底上。 • 掺杂:根据设计的需要,将各种杂质掺杂 在需要的位置上,形成晶体管、接触等。 • 制膜:制作各种材料的薄膜。
基本步骤: 硅片准备、 外延、 氧化、 掺杂、 淀积、 刻蚀、 光刻
硅片准备
氧化(Oxidation)
氧化:制备SiO2层 SiO2 是一种十分理想的电绝缘材料,它的化学性 质非常稳定,室温下它只与氢氟酸发生化学反应 热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧-湿氧-干氧(简称干湿干)氧化法 氢氧合成氧化
化学气相淀积法 溅射法
氧化硅层的主要作用
• 在MOS电路中作为MOS器件的绝缘栅介质,器件的组 成部分。 • 扩 散 时的 掩 蔽层 , 离子 注 入的 ( 有 时 与 光 刻胶 、 Si3N4层一起使用)阻挡层。 • 作为集成电路的隔离介质材料。 • 作为电容器的绝缘介质材料。 • 作为多层金属互连层之间的介质材料。 • 作为对器件和电路进行钝化的钝化层材料。
光刻 (Lithography)
光刻的基本原理:利用光敏抗蚀涂层(光刻胶)发生光化学反 应,结合刻蚀方法在各种薄膜上生成合乎要求的图形,以实现、 形成金属电极和布线或表面钝化的目的。
图形转移:将设计在 掩膜版(类似于照相 底片)上的图形转移 到半导体单晶片上。
光刻工艺流程
光刻三要素:光刻胶、掩膜版和光刻机 –光刻胶又叫光致抗蚀剂,它是由光敏化合物、 基体树脂和有机溶剂等混合而成的胶状液体。 –光刻胶受到特定波长光线的作用后,导致其化 学结构发生变化,使光刻胶在某种特定溶液中的溶 解特性改变。 正胶(曝光后可溶):分辨率高,在超大规模集成 电路工艺中,一般只采用正胶。 负胶(曝光后不可溶) :分辨率差,适于加工线 宽≥3m的线条。
常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD) 等离子增强化学汽相淀积(PECVD)
物理气相淀积(PVD)
• 蒸发(Evaporation):在真空系统中,金属原子 获得足够的能量后便可以脱离金属表面的束缚成为 蒸汽原子,淀积在晶片上。按照能量来源的不同, 有灯丝加热蒸发和电子束蒸发两种。
特征尺寸—工艺水平的标 志:在保证一定成品率的 最细光刻线条。
超细线条光刻技术
(特征尺寸:0.10m)
甚远紫外线(EUV)
电子束光刻
X射线
离子束光刻
图4.7
图形转移:刻蚀技术
• 湿法刻蚀:利用液态化学试剂或溶液通过化学反应 进行刻蚀的方法。 湿法化学刻蚀在半导体工艺中有着广泛应用:磨 片、抛光、清洗、腐蚀。 优点是选择性好、重复性好、生产效率高、设备 简单、成本低。 缺点是钻蚀严重、对图形的控制性较差。 湿法刻蚀一般都是各向同性的,即横向和纵向的腐 蚀速率相同。
• 插图fig.4.6
正胶:曝光后可溶
负胶:曝光后不可溶
亮场版和暗场版
曝光的几种方法
接触式光刻:分辨率较高, 但是容易造成掩膜版和光刻 胶膜的损伤。 接近式曝光:在硅片和掩膜 版之间有一个很小的间隙 (10~25mm),可以大大减小 掩膜版的损伤,分辨率较低。 投影式曝光:利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法,目前 用的最多的曝光方式。(特 征尺寸:0.25m)
• 干法刻蚀:主要指利用低压放电产生的等离子体中的 离子或游离基(处于激发态的分子、原子及各种原子 基团等)与材料发生化学反应或通过轰击等物理作用 而达到刻蚀的目的。
溅射与离子束铣蚀:通过高能惰性气体离子的物理轰击 作用刻蚀,各向异性性好,但选择性较差。 等离子刻蚀(Plasma Etching):利用放电产生的游离基 与材料发生化学反应,形成挥发物,实现刻蚀。选择性 好、对衬底损伤较小,但各向异性较差。 反应离子刻蚀(Reactive Ion Etching,简称为RIE): 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。 具有溅射刻蚀和等离子刻蚀两者的优点,同时兼有各向 异性和选择性好的优点。目前,RIE已成为VLSI工艺中 应用最广泛的主流刻蚀技术。
工艺集成:NMOS晶体管热扩散法制备工艺流程
考题
• 集成电路制造工艺可分为光刻、掺杂、氧化、 淀积四大类,每一类各包括什么工艺技术? • 光刻的工艺步骤是什么?
扩散
扩散由杂质、温度物质决定的扩散系数来决定。 替位式扩散:温度高,扩散系数低。 间隙式扩散:温度低,扩散系数高(比替位式扩散大 6~7个数量级),必须严防间隙杂质进入扩散、氧化、 退火系统。 选择性扩散:用氧化层作为杂质扩散的掩蔽层。 纵向扩散的同时,存在横向扩散。(0.8xj) 扩散方法主要有固态源扩散和液态源扩散。 两步扩散法:事先进行预扩散(预淀积), 再扩散使扩散层推进到预期的深度(再扩散)。 扩散适于结较深(0.3m)、线条较粗(3m)器件。
相关文档
最新文档