高k介质纳米MOSFET栅电流和电容模型

合集下载

MOS器件高K栅介质薄膜材料研究

6.3 电学应力下缺陷的产生
• Brugler和JesperL 于1969 年首次发现了MOSFET的电荷泵(CP)电流现象，即当脉冲加在MOSFET栅上时，衬底就可以接收到一股与源漏pn结反向漏电流方向相反的直流电流。 • 随着高k电介质作为栅介质薄层材料受到越来越多的重视，CP技术成为研究栅叠层结构的常用方法。CP技术可以表征器件界面态密度和氧化层电荷，同时还可以测量界面态和氧化层电荷的空间分布、界面态的能量分布等。 • 频率变化的电荷泵(frequency dependent CP，FDCP)被越来越多地用于研究高k栅介质层在应力下的缺陷生成机制。虽然这不是新技术，但 FDCP技术在栅介质层探测到的缺陷深度已成为争论焦点。对于支持深穿透(deep．penetration，DP)的，FDCP提供证据表明在电学应力下，缺陷确实会在高k层内部产生；对于支持浅穿透(shallow．penetration， SP)的，FDCP却明确地显示了相反的结果。
7.主要问题及可能的解决方案
• 即使是最有前景的高后材料如HfO2，因过渡金属氧化物的基本特性，作为栅介质薄层材料性能仍不理想，会引发很多问题，主要包括热不稳定性、与si之间差的界面特性、形成界面硅酸盐层、高界面陷阱密度和氧化物陷阱密度、大泄漏电流、低迁移率等。 • 这些不可靠因素是由高k材料自身基本特性引起的，很难克服。元素材料的化学和电学特性最外层电子状态决定。对于过渡金属来说，就是(n)d 态和(n+1)s态的价电子。这些电子被束缚得不紧，就很容易转移到氧的 3s或3p的空轨道上，这样过渡金属就氧化了，高配位数的离子性的金属一氧键合就形成了。过渡金属-氧键合的较高离子性会使导带降低(相对 si)。因此，这些材料会有大量的氧空缺、容易结晶、较大的泄漏电流、高的氧化物陷阱密度。 • 过渡金属元素可以在低能量下和体硅原子反应，产生硅酸盐和硅化物键合。界面金属性的硅化物键合，产生界面陷阱，也降低了导带带阶差。由于界面硅酸盐有一个较低的k值，会增大总的EOT。离子性或是极化的金属一氧键合是过渡金属氧化物拥有较高k值的原因，但是这会激发软光声子，导致漏电流增大以及沟道迁移率降低。以上提到的所有特征之间的关系如图所示。

纳米高k栅CMOS器件的总剂量效应及加固技术研究

摘要摘要随着空间技术、核科学和微纳电子技术的不断发展，越来越多的电子器件被广泛应用于航空、航天及战略武器系统中，遭受着恶劣辐射环境的严重考验。

辐射环境中的高能粒子和射线射入半导体器件的氧化区，造成电离损伤，产生氧化层陷阱电荷，从而诱发总剂量（Total Ionizing Dose，TID）效应。

新工艺技术的出现，如绝缘体上硅（SOI）和高k介质层，使得TID成为引起微电子器件性能退化甚至功能失效最主要的辐射效应。

本文以高k栅全耗尽SOI（Fully Depleted SOI，FD-SOI）MOSFET和环栅纳米线晶体管（Gate All-Around Nanowire Transistor，GAA-NWT）研究对象，对其总剂量效应以及相应的加固技术进行了深入系统的研究，主要工作及研究结果如下。

一、提出了一种线性能量转移（Linear Energy Transfer，LET）的高斯—对数模型，推导了辐射场中材料吸收剂量的计算表达式，并基于此对高k材料的辐射敏感性进行了分析。

基于对大量LET试验数据的分析，通过对对数变换后的LET数据进行高斯函数拟合，得出了计算任意粒子在硅中LET的简化表达式，并在此基础上计算了粒子在硅中射程及Bragg峰值，其计算结果与实验数据吻合较好。

提出一种利用LET表达式计算任意初始能量下粒子在硅中Bragg曲线的简化方法，通过使用粒子剩余能量建立起粒子入射深度与LET之间的数学关系，不仅极大地减少了计算耗时，而且与TRIM计算结果吻合度较高。

推导了单向平行辐射场和一般辐射场中材料吸收剂量的计算表达式，建立起粒子通量与吸收剂量之间的数学关系，并在此基础上，计算了HfO2与SiO2在相同辐射环境中的吸收剂量之比，定量分析了HfO2对总剂量辐射的敏感性。

二、对浮体FD-SOI器件的总剂量（Total Ionizing Dose，TID）效应进行了TCAD 仿真，并详细分析了浮体FD-SOI器件TID效应的影响因素。

碳纳米管高k材料在MOSFET中应用

• 栅耗尽效应 • 过高的栅电压 • B穿透效应 • 与高K介质不兼容
背景
金属栅
• 极低栅极薄层电阻 • 与高K兼容 • 根本上消除栅耗尽和B穿透效应 • 栅功函数易调节适应CNTMOSFET要求
• 单金属方法 • 双金属方法 • 金属互联法 • 其他方法
工艺
单金属方法
工艺
Fig.1 Damascene gate transistor fabrication process.
• 有源器件晶体管和互连可以分别采用半导体性和金属性碳纳米管来制作。
解决方案——碳纳米管FET
基于碳纳米管的解决方案 —碳纳米管的性质 —CNT-FET的结构及特性 —高K和金属栅CNT-FET中的应用
CNT-FET是一个三端器件，其中CNT连接源漏，形成电荷通道，通道开关由栅极控制。
当一个电场加在碳纳米FET器件两端时，一个自由电荷就从碳纳米管的源端到漏端产生。
Hale Waihona Puke • 因此这样结构的场效应管的输下图是采用Pt作为源漏电极构建的碳管场效应管的电流输出特性曲线和转移特性曲线, 场效应管在负的门电压下开启, 随着门电压的减小, 源漏电流相应的增大, 呈现出典型的p型输运特性。
• Al的功函数是4.2 eV ，小于碳纳米管的功函数，这时源电极费米能级的位置将接近碳纳米管的导带能级。这种能带结构对电子的势垒很低，有利于电子从电极注入到碳纳米管中。
工艺
Fig.2 Metal interdiffusion fabrication process
金属栅电特性
Fig. 2 I –V characteristics of 52 MOSFET’s with W/TiN gate and SiO gate insulator on an 8-in wafer (T = 4:8 nm).

纳米级围栅mosfet模型研究

纳米级围栅mosfet模型研究一、引言纳米级围栅MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）是现代集成电路中最常用的晶体管类型之一，由于其具有高速、低功耗、小尺寸等优点，已经成为了现代半导体工业的核心技术之一。

在这个领域里，纳米级围栅MOSFET模型研究就显得尤为重要。

二、背景在纳米级围栅MOSFET中，电子运动受到了量子效应的影响，因此需要采用量子力学理论进行建模和分析。

同时，由于传统的经典物理学理论已经不能很好地描述这些器件的特性，因此需要开发新的模型来描述和预测器件行为。

三、研究方法1. 基于材料学和物理学原理建立数学模型；2. 利用计算机仿真软件对模型进行验证和优化；3. 利用实验数据对模型进行验证。

四、研究内容1. 器件结构：包括晶体管的材料选择、形状设计等；2. 电子能带结构：通过计算得出材料中电子能带结构及其对器件性能的影响；3. 电子输运：研究电子在材料中的输运过程，包括漂移、扩散等；4. 量子效应：研究量子效应对器件性能的影响，包括隧穿效应、谷隧穿效应等；5. 热效应：研究热效应对器件性能的影响，包括温度变化、热噪声等。

五、研究进展1. 器件结构方面，已经有了一些新型材料和形状设计的实验成果，如二维材料和纳米线等；2. 电子能带结构方面，已经有了一些基于第一性原理计算得出的结果，并且已经被验证为可靠；3. 电子输运方面，已经有了一些模型和仿真软件，并且已经被广泛使用；4. 量子效应方面，已经有了一些定量分析方法，并且已经被用于实际器件设计中；5. 热效应方面，已经有了一些新型材料和结构设计，并且取得了不错的实验成果。

六、未来展望纳米级围栅MOSFET模型研究还有很大的发展空间和挑战。

未来的研究方向包括：1. 更精确的电子能带结构计算方法；2. 更准确的量子效应模型；3. 更完善的热效应分析方法；4. 更高性能的实验技术。

高k材料(精品文档)

高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。

然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。

这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。

此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

关键字：高介电常数；MOSFET；1.引言过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。

但随着集成电路规模的不断增大，需要减小器件的特征尺寸。

对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。

对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。

而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。

另外SiO2难以扩散一些电极掺杂物，比如硼。

薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

2.1传统晶体管结构的瓶颈及转变方向进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式C=ε *ε0* A/Tox，为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:（1）漏电流增加，使MOSFET功耗增加。

（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

纳米级MOSFET亚阈值区电流特性模型

Ａｂｓｔｒａｃｔ：Ｂａｓｅｄｏｎｎａｎｏ — ｍｅｔａｌ —ｏｘｉｄｅ —ｓｅｍｉｃｏｎｄｕｃｔｏｒｉｆｅｌｄ —ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒｆＭＯＳＦＥＴ１ｄｅｖｉｃｅｓｔｒｕｃｔｕｒｅ，ｓｔａｒｔｉｎｇｆｒｏｍｔｈｅｂａｓｉｃｄｉｒｆｔ —
真结果与实验结果进行了比较，验证了模型准确性。
关键词：纳米级金属氧化物场效应晶体管；亚阈值区；漏极电流；栅极电流；频率依赖性
中图分类号：ＴＮ３８６．１文献标识码：ＡＤＯＩ：１０．１６１５７／ｉ．ｉｓｓｎ．０２５８ — ７９９８．２０１６．１２．００４
ＡｐｐｌｉｃａｔｉｏｎｏｆＥｌｅｃｔｒｏｎｉｃＴｅｃｈｎｉｑｕｅ，２０１６，４２（１２）：１９ — ２２，２６．
ＡｍｏｄｅｌｏｆｓｕｂｔｈｒｅｓｈｏｌｄｃｕｒｒｅｎｔｃｈａｒａｃｔｅｒｉｓｔｉｃｓｆｏｒｔｈｅｎａｎｏｓｃａｌｅＭＯＳＦＥＴ
中文引用格式：王丹丹，王军，王林．纳米级ＭＯＳＦＥＴ亚阈值区电流特性模型［Ｊ］．电子技术应用，２０１６，４２（１２）：１９ — ２２，２６．英文引用格式：ＷａｎｇＤａｎｄａｎ，ＷａｎｇＪｕｎ，ＷａｎｇＬｉｎ．ＡｍｏｄｅｌｏｆｓｕｂｔｈｒｅｓｈｏｌｄｃｕｒｒｅｎｔｃｈａｒａｃｔｅｒｉｓｔｉｃｓｆｏｒｔｈｅｎａｎｏｓｃａｌｅＭＯＳＦＥＴ［Ｊ］．

高K介质技巧介绍[精彩]

高K介质技巧介绍[精彩]高k介质技术1概述:从第一块晶体管诞生到现在，微电子经过了长达60多年的发展，发展速度惊人。

在材料方面，第一代半导体技术以Si、Ge材料为代表的，紧接着开发出了化合物半导体，以砷化镓为代表。

近年来又开发出了宽禁带半导体材料，如SiC、ZnSe等，称其为第三代半导体技术。

在工艺方面，超细微加工技术日益完善，使生产达到了亚微米以上的更高的光刻技术。

高质量的超薄氧化层、新的离子注入退火技术、高电导高熔点金属及其硅化物和浅欧姆接触、晶体完整性的大直径芯片、低温加工等一系列技术的发展，极大地提高了芯片的集成度。

在今后的发展总，微电子技术主要有三个主要发展方向:1.继续增大晶圆尺寸和缩小特征尺寸;2.集成电路(IC)将发展成为系统芯片(SOC);3.微电子技术与其它领域相结合将产生新产业和新学科。

在增大晶圆尺寸和缩小特征尺寸这个技术下，会遇到如下挑战 :(1)继续增大晶圆尺寸技术(2)Sub-100nm光刻技术(3)互连线技术(4)新器件结构与新材料。

在寻求新材料方面，主要有以下几个问题:SOI材料、应变硅、高K介质、金属栅电极。

本文将就高K介质问题展开讨论，并最终得到自己的结论。

2高K介质遇到的问题随着集成电路集成度的不断提高，MOS 器件的特征尺寸进入到纳米领域时，随着器件特征尺寸的不断缩小器件性能逐渐趋近与物理极限。

因此，必须采用新的方法和新的技术提高器件的综合性能。

为了获得良好的器件性能，栅氧化层厚度也要相应的缩小。

对于纳米尺度的 MOS 器件，其栅氧化层厚度必须低于 3 nm，如此薄的氧化层会导致直接遂穿等一系列问题。

所以，选取高 k 材料代替传统的 SiO2 层，可以提高栅氧化层的物理厚度，大大减小直接遂穿电流。

高 k 材料因其大的介电常数，可实现在SiO2具有相同EOT的情况下，其实际厚度比SiO2大得多，从而解决了SiO2因接近厚度极限而产生的很多问题，成为代替SiO2的热门材料。

高k材料

高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。

然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。

这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。

此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

但随着集成电路规模的不断增大，需要减小器件的特征尺寸。

对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。

而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。

另外SiO2难以扩散一些电极掺杂物，比如硼。

薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

基于氧化铪的高k栅介质纳米MOSFET栅电流模型

Ｋｅｒｙｗｏｄｓ：Ｈｉｈｋ；ｇａｅｃｒｅｔ；ｑｎｕ－ｅｈｎｉａｏｄｌｇ— ｔｕｒｎｕａｔｍｍｃａｃｌｍｅ
ＥＥＡＣＣ：２７Ａ５Ｏ
持足够的物理厚度来限制隧穿效应的影响。在高ｋ
言
随着ＭＯＳ器件尺寸缩小到０１ｍ的特征尺度．
ｂｓｄｄｅｅｔｉｉｓｆｒｎｎｓａｅＭＯＳａｅｉｌｃｒｃｆｍｏａｏｃｌｌＦＥＴ．Ｔｈｒｓｎｐｒａｈｉａａｌｆｍｏｅｉｇｈｇ — ｅｐｅｅｔａｐｏｃｓｃｐｂｅｏｄｌｉｈｎｋｓａｋｓｒｃｕｅｏｓｓｉｇｏｌｐｅｌｙｒｆｉｅｅｔｄｅｅｔｉｓｔｃｔｕｔｒｓｃｎｉｔｎｆｍｕｔｌａｅｓｏｆｒｎｉｌｃｒｃ．Ｅｆｃｓｏｉｒｇｎｃｎｅｔｉｄｆｆｔｆｎｔｏｅｏｔｎｅａｄｏｈｒｅｅｅｔｏｔｎｓｏｈａｅｔｎｅｉｇｃｒｅｔｈｖｅｎｓｕｉｄｔｅｒｔａｌ．Ｏｕｅｎｔｅｌｍｎｎｅｔｎｔｅｇｔｕｎｌｕｒｎａｅｂｅｔｄｅｈｏｅｉｌｃｎｃｙｒｒ —
（Ｃｏｌｇｆｔ—ｌｃｒｎｃＥｎｉｅｒｎｌｅｅｏＯｐｏｅｅｔｏｉｇｎｅｉｇ。ＮａｎｉｅｓｔｆＰｏｔｎｌｃｍｍｕｉａｉｎ．ＮａｊｎｇＵｎｖｒｉｏｓｓａｄＴｅｅｏｙｎｃｔｓｏｎｉｇ，２００１０３，ＣＨＮ）
王伟ｈ孙建平。宁顾

高K介质技术介绍1

高k介质技术1概述：从第一块晶体管诞生到现在，微电子经过了长达60多年的发展，发展速度惊人。

在材料方面，第一代半导体技术以Si、Ge材料为代表的，紧接着开发出了化合物半导体，以砷化镓为代表。

近年来又开发出了宽禁带半导体材料，如SiC、ZnSe等，称其为第三代半导体技术。

在工艺方面，超细微加工技术日益完善，使生产达到了亚微米以上的更高的光刻技术。

在今后的发展总，微电子技术主要有三个主要发展方向：1.继续增大晶圆尺寸和缩小特征尺寸；2.集成电路(IC)将发展成为系统芯片(SOC)；3.微电子技术与其它领域相结合将产生新产业和新学科。

在增大晶圆尺寸和缩小特征尺寸这个技术下，会遇到如下挑战：（1）继续增大晶圆尺寸技术（2）Sub-100nm光刻技术（3）互连线技术（4）新器件结构与新材料。

在寻求新材料方面，主要有以下几个问题：SOI材料、应变硅、高K 介质、金属栅电极。

本文将就高K介质问题展开讨论，并最终得到自己的结论。

因此，必须采用新的方法和新的技术提高器件的综合性能。

为了获得良好的器件性能，栅氧化层厚度也要相应的缩小。

对于纳米尺度的MOS 器件，其栅氧化层厚度必须低于3 nm，如此薄的氧化层会导致直接遂穿等一系列问题。

所以，选取高k 材料代替传统的SiO2 层，可以提高栅氧化层的物理厚度，大大减小直接遂穿电流。

高k 材料因其大的介电常数，可实现在SiO2具有相同EOT的情况下，其实际厚度比SiO2大得多，从而解决了SiO2因接近厚度极限而产生的很多问题，成为代替SiO2的热门材料。

但大多数高k材料是离子金属氧化物，这一基本材料特性导致高k材料作为栅介质薄层时会引发很多不可靠问题。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Ｉ．ｅａｅｅｒａＥｇｅｎａｍｕｒｃｎ，ｈＵｉｒｙｆｉｉｎＡｎｒｒＭ，ＳｌＤｐｔｎｏＥｃｉｌｎｎｒｇｎＣｐｔｉｃＴｅｎｅｉｃｇ。ｎｂ，ＩＵＡ２ｒｔｌｔｉｅｄｏｅＳｅｅ பைடு நூலகம்ｓｏＭｈａｍｆｃｉｔＡｏ
维普资讯
第２卷第６６期２００６年１２月
南京邮电大学学报（自然科学版）ＪｕｎｆａｊｇＵｉｒｔｏｏｔａｄＴｌｏｍｎｃｔｎ（ａｒｌｃｎｅｏｒａｏｎｉｎｖｓｙｆＰｓｎｅｃｍｕｉｉｓＮｔａＳｉｃ）ｌＮｎｅｉｓｅａｏｕｅ
ｗｉｇｋＳｃｓｔＨｉｈ－ｔｋｈａ
ＷＡＮＧｅ，ＵＮＪａ－ｉｇ，ＷｉＳｉｎｐｎＧＵｎＮｉｇ
厂１ＣｌｇｆｐｏｌｔｎｎｉｅｒｇＮｉｇＵｉｅｉｆｏｔａｄＴｌｏｕｉｔｎ，．ｏｅｅｏｔｅｒｉＥｇｎｅｉ，蛆ｊｎｒｔｏｓｎｅｃｍｍｎｃｉｓＮ蚰ｊｇ１０３ｈｎｌＯｃｅｏｅｎｎｖｓｙＰｓｅａｏｉ００，Ｃｉａｎ２
Ｉ．密西根大学电美国２气工程和计算机科学系。美国密西根州安娜堡
ｌ
Ｉ．东南大学分子与生物３分子电子学教育部重点实验室，苏南京２０６江１９０
摘要：介绍了一种纳米ＭＯＦＴ场效应管）电流和电容的统一模型，ＳＥ（栅该模型基于Ｓｈｇｉｅ－ｏｓｎｃｒｎｒＰｉｏｄｇｓ方程自洽全量子数值解，特别适用于高ｋ栅介质和多层高ｋ栅介质纳米ＭＯＦＴＳＥ。运用该方法计算了各种结构和材料高ｋ介质的ＭＳＥＯＦＴ栅极电流，并进行了分析比较。模拟得出栅极电流和电
质层的物理厚度降低栅泄漏电流。目前，国内外有关高ｋ栅介质材料的研究已有很多报道－Ｊ１。
ＫｙｗｒｓＨｉ — ；ａｕｅｔＱａｔ・ｅｈｉｌｏｅｅｏｄ：ｇｋＧｔｃｒｎ；ｕｕｍｃａｃｄｌｈｅｎｍ－ｎａｍ
１引言
随着微电子技术的迅猛发展，Ｏ（ｅ・ｘｅＭＳＭｔＯｉ－ｌａｄＳｍｃｎｕｔ）ｅｉｄｃｒ器件的尺寸进一步按比例缩小。Ｓ：ｏｏｉＯ栅氧化层厚度也相应地减薄。这时电子的隧穿电流
，
ＡｂｔａｔＡｕｉｅｐｒａｈ，ａｔｕａｌｕｔｂｅｆｒｅａｕｔｎｏｉｈｋｓａｋｓｒｃｕｅｏｓｔｇｏｌ－ｓｒｃ：ｎｆｄａｐｏｃｐｒｃｌｒｓｉｌｖｌａｉｆｇ — ｔｃｔｔｒｓｃｎｉｉｆｍｕｔｉｉｙａｏｏｈｕｓｎｉ
Ｖｏ．６Ｎｏ６Ｉ２．
Ｄｅ．２０ｃＯ６
文章编号：６３５３（０６０－０－５１７－９２０）６０６０４０
高ｋ介质纳米ＭＯＦＴ栅电流和电容模型ＳＥ
王伟，孙建平顾宁，
，．１南京邮电大学光电工程学院。江苏南京２００１０３、
３Ｎｔｎｌ．ｏｏｌｃｌｄＢｏｏｅｕａｌｔｎｃ，ｏｔｅｓＵｉｅｉ，Ｎｉｇ１０６，ｈｎ．ａｉａＩｂｍｔｙｏＭｏｕａａｉｍｌｌＥｅｒｉｓＳｕｈａｔｎｖｒｔｏａｒｆｅｒｎｃｒｃｏｓｙ蛆ｊ０９Ｃｉａｎ２
容与实验结果符合。关键词：ｋ栅电流；高；量子模型
中围分类号：Ｎ３６Ｔ８
文献标识码：Ａ
ＭｏｅｎｆＧａｅＣｕｒｎｎｐｃｔｎｅｆｒＮａｏｃｌＯＳＥＴｄｆｇｏｔｒｅｔａｄＣａａｉｃｏｎｓａｅＭｉａＦｓ
ｐｅｌｙｒｏｉｅｅｔｄｅｅｔｉｓｉｐｅｅｔｄｈｓａｐｏｃｓｂｓｄｏｕｌｅｆｃｎｉｅｔｏｕｉｎｅＳｈ６ｉａｅｓｆｄｆｒｎｉｌｃｒｃｒｓｎｅ．Ｔｉｐｒａｈｉａｅｎｆｌｓｌｏｓｓｎｌｔｓｔｔｃｒｓｙ－ｔｓｏｏｈｃｎｅ－ｏｓｏｑａｉｎ．Ｖａｉｕｔｃｕｅｎｔｒｌｏｉｈｋｓａｋｎｅｅｔｈｖｅｎｅａｎｎｌｇｒｉｎｅｕｔｓｉ－ｓＰｏｒｓｓｒｔｒｓａｄｍａｅｉｓｆｈｇ－ｔｃｓｏｉｔｒｓａｅｂｅｘｍｉｅａｄｏｕａｆｄｃｍｐｒｄｔｃｅｓｔｅｒｄｃｏａｅｃｒｅｔｎｔｅｅｓｕｔｒｓｈｅｕｔｏａｅｃｒｅｔａｄｃｐｃｔｃｂｏａｅｏａｃｓｅｕｔｎｏｇｔｕｒｎｓｔｃｕｅ．Ｔｅｒｓｌｇｔｕｎｎａａｉｅｏ — ｈｉｆｉｈｒｓｆｎａｔｉｅｒｍｕｄｌｒｅｙｇｏｇｅｍｅｔｔｘｅｍｅｔｌｄｔ．ａｎｄｆｏｏｒｍｏｅｅｉｖｒｏｄａｒｅｎｈｅｐｒｎａａａａｎｗｉｉ