硅集成电路复习提纲(最终版)
集成电路复习提纲
集成电路复习要点
（2008-5-14）
友情说明：以下列出几个要点，请仔细研究。
有些内容是记忆性的，也有的内容是灵活性
的，希望对照教材认真复习。
1. MOS 管工作在饱和区的条件
2. NMOS 管工作在饱和区的电流表达式
3. MOS 管工作在饱和区的跨导表达式
4. 在设计反向器时，一般根据上升与下降的时间来确定MOS 管的宽长比。
()()P P N N P N N P down up
L W K K t t μμττ21
L W 21
===，通过这个式子，可以确定MOS 管的宽长。
5. MOS 管的域值电压将与衬底掺杂浓度的关系
6. 什么是沟道长度调制效应？采用何种方法可以降低这种效应？
7. 集成电路设计的一般流程：电路设计、仿真、版图设计、仿真、流片生产
8. P-阱工艺CMOS 的截面图
9. 设计一个CMOS 组合逻辑门，其功能为
()()D C B A F ++=.
解：解题思路：按照与或关系画出相应的电路，先画下面的NMOS ，与对应的是串联，或对应的是并联。
按照这种关系画出下面的NMOS ，然后再画出上面的PMOS 。
PMOS 的串并联关系与下面的NMOS 正好相反，下面是串上面就是并，下面是并上面就是串。
下面是电路图
① 画出逻辑图；
F
10. 两级CMOS 运算放大器的电路图（输入级采用PMOS 尾电流源）。
NMOS 尾电流源结构的两级运放也要求掌握！
第一级为差分输入级，从双端转为单端。
第二级是一个共漏的单级放大，其输出电压的摆幅为全摆幅。
集成电路复习资料11页word
第一章1、⑴、什么是集成电路：集成电路（IC）是指用半导体工艺，或薄膜、厚膜工艺把电路元器件以相互不可分离的状态制作在半导体或绝缘体基片上，然后封装在一个管壳内，构成一个完整的、具有一定功能的电路。
⑵、集成电路分类：1.按工艺分：半导体IC、膜IC（薄/厚膜IC）、混合IC2.按功能分：数字IC：能够完成数字运算，以低电平和高电平两种状态来代表二进制数中的“0”和”1”，通过各种逻辑关系进行运算，又称为逻辑IC。
模拟IC：能对电压、电流等模拟量进行放大与转换的IC。
其中输出信号与输入信号成线性关系的电路，如直流放大器、差分放大器、低频放大器、高频放大器、线性功率放大器、运算放大器等称为线性IC。
输出信号与输入信号不成线性关系的电路，如对数放大器、振荡器、混频器、检波器、调制器等称为非线性IC。
3.按构成IC 的有源器件结构分：双极IC、MOS IC。
双极IC：有源元件采用NPN或PNP双极晶体管，管内导电的载流子要流经P型或N 型两种极性的材料。
MOS IC：有源元件采用MOS（金属－氧化物－半导体）晶体管。
4.按集成度高低分：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）。
集成度：单块晶片上或单个封装中构成的IC的所包含的最大元件数（包括有源/无源元件）。
SSI<100个元件（或10个门电路），100<MSI<1000元件（10个～100个门电路），LSI>1000个元件以上（100个门电路以上）。
VLSI>10万个（1000门以上）⑶、集成电路遵从的定律2、Foundry与fabless之间的的关系3、IC设计所需要的知识范围（LVS、Lagout、Schmatic）1) 系统知识计算机/ 通信/ 信息/ 控制学科2) 电路知识更多的知识、技术和经验3) 工具知识任务和内容相应的软件工具4) 工艺知识元器件的特性和模型/工艺原理和过程第二章4、⑴、材料的分类分类材料电导率导体铝、金、钨、铜等105 S·cm-1半导体硅、锗、砷化镓、磷化铟等10-9~102 S·cm-1绝缘体SiO2、SiON、Si3N4等10-22~10-14 S·cm-1⑵、半导体材料的特性1）通过掺杂可明显改变半导体的电导率。
硅集成电路专业考试基础知识
1.常用的半导体材料为何选择硅（1）硅的丰裕度。
消耗更低的成本；（2）更高的熔化温度允许更宽的工艺容限。
硅1412℃>锗937℃（3）更宽的工作温度。
增加了半导体的应用围和可靠性；（4）氧化硅的自然生成，高质量、稳定的电绝缘材料si,金刚石110面（线）密度最大，111面（线）密度最小2.缺陷：原生缺陷（生长过程）、有害杂质（加工过程）（1）点缺陷：自间隙原子、空位、肖特基缺陷（原原子跑到表面）、弗伦克尔缺陷（原原子进入间隙）、外来原子（替位式、间隙式）（2）线缺陷：位错（刃位错（位错线垂直滑移方向）、螺位错（位错线平行滑移方向）、扩展位错（T增大，位错迁移））（3）面缺陷：层错（分界面上的缺陷，与原子密堆积结构次序错乱有关）（4）体缺陷：杂质沉积析出（5）有害杂质：1）杂质条纹：电活性杂质的条纹状缺陷，造成晶体电阻率的微区不均匀性2）有害杂质(三类)：非金属、金属和重金属非金属：O,C重金属：铁、铜（引入复合中心，减小载流子寿命；易在位错处沉积）金属:Na,K（引入浅能级中心，参与导电；Al引入对N型材料掺杂起补偿作用）3.对衬底材料要求：通过单晶生长过程中的质量控制和后续处理来提高单晶的质量,使之趋于完美。
减少单晶材料缺陷和有害杂质的后续处理方法通常采用吸除技术。
吸除技术主要有物理吸除、溶解度增强吸除和化学吸除。
1）物理：本征，背面损伤，应力，扩散2）溶解度增强：T增加，固溶度增加，杂质运动能力增加，难以沉积3）化学：含氮气体与硅表金属杂质反应，产生挥发性产物缺陷要求，参数均匀性要求，晶片平整度要求4.将籽晶与多晶棒紧粘在一起,利用分段熔融多晶棒,在熔区由籽晶移向多晶另一端的过程中,使多晶转变成单晶体。
1)水平区熔法（布里吉曼法）---GaAs单晶2)悬浮区熔法(FZ)可制备硅、锗、砷化镓等多种半导体单晶材料5.单晶整形：单晶棒存在细径、放肩部分和尾部。
从晶片等径和电阻率均匀性要求出发,必须去掉这些部分,保留等颈部分。
集成电路设计方法--复习提纲
集成电路设计⽅法--复习提纲1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm2.什么叫特征尺⼨？特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。
3.⽬前主流的硅圆⽚直径是多少？12英⼨4.什么叫NRE(non-recurring engineering)成本?⽀付给研究、开发、设计和测试某项新产品的单次成本。
在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。
5.什么叫recurring costs？重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。
也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。
包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。
6.什么叫有⽐电路？靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。
7.IC制造⼯艺有哪⼏种？双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。
⾯临⾯积、速度和功耗的挑战。
9.什么叫后摩尔定律？后摩尔定律下IC设计⾯临哪些挑战？解决⽅案？多重技术创新应⽤向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和⾮硅基等技术相结合，以提供完整的解决⽅案来应对和满⾜层出不穷的新市场发展。
挑战：a单芯⽚的处理速度越来越快，主频越来越⾼，热量越来越多b.互联线延迟增⼤解决⽅案：1.多核、低功耗设计2.3D互联、⽆线互联、光互连延续摩尔定律“尺⼨更⼩、速度更快、成本更低”，还会利⽤更多的技术创新：节能、环保、舒适以及安全性架构：多核散热：研发新型散热器更薄的材料：⽤碳纳⽶管组装⽽成的晶体管速度更快的晶体管：超薄⽯墨烯做的晶体管纳⽶交叉线电路元件：忆阻器光学互联器件分⼦电路、分⼦计算、光⼦计算、量⼦计算、⽣物计算10. IC按设计制造⽅法不同可以分为哪⼏类？全定制IC：硅⽚各掩膜层都要按特定电路的要求进⾏专门设计半定制IC：全部逻辑单元是预先设计好的，可以从单元苦衷调⽤所需单元来掩模图形，可使⽤相应的EDA软件，⾃动布局布线可编程IC ：全部逻辑单元都已预先制成，不需要任何掩膜，利⽤开发⼯具对器件进⾏编程，以实现特定的逻辑功能。
硅集成电路考试基础知识.doc
硅集成电路考试基础知识第一章:1。
为什么常用的半导体材料选择硅(1)硅的丰度。
低成本消费；(2)更高的熔化温度允许更宽的工艺公差。
硅1412℃锗937℃(3)较宽的工作温度。
增加了半导体的应用范围和可靠性；(4)自然形成的氧化硅，优质稳定的电绝缘材料si，金刚石110面(线)密度最大，111面(线)密度最小2。
缺陷:主要缺陷(生长过程)、有害杂质(加工过程)(1)点缺陷:自间隙原子、空位、肖特基缺陷(原始原子向表面移动)、伦克尔缺陷(原始原子进入间隙)、外来原子(替代型、间隙型)(2)线缺陷: 位错(边缘位错(位错线的垂直滑移方向)、螺旋位错(位错线的平行滑移方向)、扩展位错(T增加，位错迁移))(3)表面缺陷: 堆垛层错(与原子紧密堆积结构紊乱相关的界面缺陷)(4)整体缺陷:杂质沉淀(5)有害杂质:1)杂质条纹:电活性杂质的条纹缺陷，导致晶体电阻率的微区不均匀2)有害杂质(三级):非金属、金属和重金属非金属:氧、碳重金属:铁和铜(引入复合中心以降低载流子寿命；容易沉积金属:纳，钾(引入浅能级中心参与传导)；铝的引入补偿了氮型材料的掺杂)。
基底材料要求:通过单晶生长过程中的质量控制和后续处理，提高了单晶的质量，使单晶趋于完美。
减少单晶材料中缺陷和有害杂质的后续处理方法通常采用吸杂技术。
吸收技术主要包括物理吸收、增溶吸收和化学吸收。
1)物理学:内在、背面损伤、应力、扩散2)溶解性增强:t增加，固体溶解度增加，杂质迁移率增加，并且很难沉积3)化学物质:含氮气体与硅表面金属杂质反应，产生挥发性产品缺陷要求、参数均匀性要求和晶片平整度要求4。
区域熔化法:将籽晶和多晶棒紧密粘结在一起，在将熔化区域从籽晶移动到多晶的另一端的过程中，使用分段熔化多晶棒将多晶转化为单晶。
1)水平区域熔化法(布里奇曼法)-1。
为什么常用的半导体材料选择硅(1)硅丰度。
低成本消费；(2)更高的熔化温度允许更宽的工艺公差。
硅1412℃锗937℃(3)较宽的工作温度。
硅集成电路工艺基础重点
1 SiO2的结构和性质:①分为结晶形和非结晶形（无定形），均由Si-O四面体组成：中心-硅原子，四个顶角-氧原子，形成O-Si-O 键桥，相邻四面体靠此键桥连接。
结晶形SiO2—由Si-O四面体在空间规则排列所构成。
非结晶形SiO2—依靠桥键氧把Si-O四面体无规则地连接起来，构成三维的玻璃网络体。
②热氧化制备SiO2的过程中，是氧或水汽等氧化剂穿过SiO2层，到达Si-SiO2界面，与Si反应生成SiO2，而不是Si向SiO2外表面运动、在表面与氧化剂反应生成SiO2。
2 SiO2的掩蔽作用:按杂质在网络中所处的位置可分为两类：网络形成者和网络改变者。
网络形成者（剂）--可以替代SiO2网络中硅的杂质，也就是能代替Si-O四面体中心的硅，并能与氧形成网络的杂质。
特点：离子半径与硅接近。
网络改变者（剂）--存在于SiO2网络间隙中的杂质。
一般以离子形式存在网络中。
特点：离子半径较大，以氧化物形式进入SiO2中，进入网络之后便离化，并把氧离子交给SiO2网络。
硅的热氧化的两种极限：一：当氧化剂在中的扩散系数D SiO2 很小时称为扩散控制，二当扩散系数D SiO2很大时称为反应控制。
3决定氧化常数的各种因素和影响氧化速率的因素：（1）氧化剂分压，在一定的氧化条件下，通过改变氧化剂分压课达到改变二氧化硅的生长速率的目的。
（2）氧化温度，温度对抛物型速率常数的影响是通过氧化剂在SiO2中的扩散系数产生的。
（3）硅表面晶向对氧化速率的影响。
（4）杂质对氧化速率的影响4 决定热氧化过程中的杂质在分布的因素：a杂质的分凝现象，b杂质通过二氧化硅的表面逸散，c氧化速率的快慢，d杂质在二氧化硅中的扩散速度。
5分凝系数与再分布的关系：m=杂志在硅中的平衡浓度/杂质在二氧化硅中的平衡浓度四种分凝现象：m<1，SiO2中慢扩散：B；m<1, SiO2中快扩散：H2气氛中的B；m>1, SiO2中慢扩散:P; m>1, SiO2中快扩散：Ga；6杂质扩散机构：（1）间隙式扩散——杂质在晶格间的间隙运动，（2）替位式扩散——杂质原子从一个晶格点替位位置运动到另一个替位位置。
集成电路总结(附重点知识点参考答案)
1.集成电路重点知识复习点1.芯片制作过程中主要的工艺有哪些？主要的三项工艺：薄膜制备工艺、光刻/图形转移工艺、掺杂工艺薄膜制备工艺：在晶圆表面生长或淀积数层材质不同，厚度不同的膜层，如器件工作区的外延层，绝缘介质层，金属层等。
该工艺通过常用方法有：外延生长，氧化，淀积。
图形转移工艺：包括掩膜版的制作，涂光刻胶，曝光（光刻），显影，烘干，刻蚀。
电路结构以图形的形式制作在光刻掩膜版上。
然后通过图形转换工艺转移精确转移到硅晶片上。
掺杂工艺：包括扩散工艺和离子注入工艺。
各种杂质按照设计要求掺杂到晶圆上，形成晶体管的源漏端以及欧姆接触等。
2.PN结形成的过程是什么？在纯净的本增半导体中少量掺杂施主杂质，如磷，取代硅原子，就形成了N型半导体。
参与导电的主要是带负电的电子，电子为多数载流子，又称多子。
空穴为少数载流子，又称少子。
在纯净的本增半导体中少量掺杂受主杂质，如硼，取代硅原子，就形成了P型半导体。
因为参与导电的主要是带正电的空穴，空穴为多子。
当P型半导体和N型半导体放在一起之后，多子和少子从浓度高的区域向浓度低的区域扩散，P区留下的不能移动的负离子和N区留下的不能移动的正离子在半导体交界面形成了一个很薄的空间电荷区，又称耗尽层。
这就是PN结。
ＰＮ结有内电场，由N区指向P区，内电场阻止多子的扩散运动，促使少子的漂移运动。
最终PN结达到动态平衡。
ＰＮ结具有单向导电性，当外加正向电压（Ｐ区接正电压）时，ＰＮ结处于导通状态，结电阻很小。
当外加负向电压（Ｎ区接正电压）时，ＰＮ结处于截止状态，结电阻很大。
当反向电压加到一定程度，PN结会击穿二损坏。
3.典型的N阱CMOS的剖面图是什么？4.MOS器件的工作区域有哪些？每个区域中的载流子是如何运作的？以NMOS为例：截止区：Vgate加较小的正电压，外加电场使得正电荷积聚在栅极，同时，空穴被排斥到更为底层的主体的衬底区；当空穴被排斥，在栅极下端的主体的P区表面，只留下带负电的不可移动的离子,耗尽区在栅极下方形成；Vgate进一步加大，更多衬底的少子被吸引到表面，当Vgs=VT时，表面将产生足够的电子，使得主体表面形成一层很薄的N型区，此N型区域中，电子的浓度大于空穴的浓度。
硅集成电路工艺基础期末复习
Al/Si接触中的现象
• 铝硅相图
• Al在Si中的溶解度低 • Si在Al中的溶解度较高（铝的尖楔现象，图9.4）
– 故退火时， Si原子会溶到Al中
• Al与SiO2的反应
4Al+ 3SiO2 3Si+2Al2O3 – 吃掉Si表面的SiO2 ，降低接触电阻 – 改善与SiO2 的黏附性
Cu 2.0 cm
• RC •
RC
l 2
tmtox
CMP
• 工艺过程
– 硅片被压在研磨盘上，硅片与研磨盘之间有一层研磨剂，硅片与研磨盘都以一定速率转动，利用研 磨剂提供的化学反应和硅片在研磨盘上承受的机械研磨，把硅片表面突出的部分除去，最终实现平 坦化。
• 问题:
– 终点探测（需要使用中止层） – 研磨产物的清洗
Photo 光刻
Etch 刻蚀
Test/Sort 测试/拣选
Implant 注入
二氧化硅的制备方法
CVD（化学气相淀积） PVD（物理气相淀积） 热氧化 1、热氧化生成的二氧化硅掩蔽能力最强 2、质量最好、重复性和稳定性最好 3、降低表面悬挂键从而使表面状态密度减小，且能很好的控制界面陷阱和 固定电荷
热氧化法
• 三种氧化法比较
干氧氧化：结构致密但氧化速度极低 湿氧氧化：氧化速度高但结构略粗糙，制备厚二氧化硅薄膜 水汽氧化：结构粗糙不可取
• 实际生产：
干氧氧化+湿氧氧化+干氧氧化
常规三步热氧化模式既保证了二氧化硅表面和界面的的质量，又解决了生 长速率的问题
决定氧化速率的因素
氧化剂分压
• 金属材料的用途及要求： – 栅电极：
• 良好的界面特性和稳定性 • 合适的功函数
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路工艺基础复习绪论1、Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
3、提拉法（CZ法，切克劳斯基法）和区熔法制备硅片：答：区熔法制备的硅片质量更高，因为含氧量低。
目前8英寸以上的硅片，经常选择选择CZ法制备，因为晶圆直径大。
4、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
氧化1、sio2的特性二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好2、sio2的结构，分为结晶形与不定形二氧化硅3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键氧。
4、在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。
5、热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio26、Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应7、杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。
8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。
9、为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。
11、热生长sio2的特点：硅的热氧化法是指硅与氧气或水汽等氧化剂，在高温下经化学反应生成sio2【热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 ；淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
】12、生长一个单位厚度的sio2需要消耗0.44个单位的si14、实际生产中选用哪种生长方法制备较厚的sio2层？采用干氧-湿氧-干氧相结合的氧化方式15、由公式2.24，2.25分析两种极限情况，给出解释其一是当氧化剂在sio2中的扩散系数D sio2很小时（D sio2《k s x0，则的C i→0，C0→C*，在这种情况下，sio2的生长速率主要由氧化剂在sio2中的扩散速度所决定，称这种极限情况为扩散控制；其二，如果扩散系数D sio2很大，则C1=C0=C*/（1+k s/h），sio2生长速率由si表面的化学反应速度控制，称这种极限情况为反应控制。
17、sio2生长厚度与时间的关系，分别解释x02+Ax0=B（t+τ），当氧化时间很长，即t》τ和t》A2/4B 时，则x02=B（t+τ），这种情况下的氧化规律称抛物型规律，B为抛物型速率常数，sio2的生长速率主要由氧化剂在sio2中的扩散快慢决定；当氧化时间很短，即（t+τ）《A2/4B，则x0=B（t+τ）/A，这种极限情况下的氧化规律称线性规律，B/A为线性速率常数，具体表达式B/A=-k s hc*/(k s+h)N1。
18、氧化速度与氧化剂分压、温度成正比?19、晶向对氧化速率的影响：当氧化温度升高时，晶面取向对线性氧化速率的影响在减小，甚至消失；如果氧化时间很长，晶面取向对线性氧化速率的影响也就根本不起作用。
21、什么是位阻现象？生成反应物本身的阻挡价键与反应表面的倾角导致反应不能流畅无阻进行的现象。
22、什么是分凝现象？解释硼对氧化速率的影响。
：si氧化后原本在si中的杂质跑入其他材料重新排列叫做分凝现象；在分凝过程中有大量的硼从硅中进入并停留在sio2中，因而sio2中非桥键氧的数目增加，从而降低了sio2的结构强度，氧化剂不但容易进入sio2，而且穿过sio2的扩散能力也增加，因此抛物型速率常数明显增大，而对线性速率常数没有明显的影响。
24、纳和氯对氧化的影响：当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。
简述Na+对器件性能的影响以及降低Na+的措施。
答：氧化层中的Na+即使在低于200℃的温度下也有很高的扩散系数，而且以离子状态存在，其迁移能力因氧化层中的电场而显著提高。
影响：1）引起MOS器件阈值电压不稳；2）可动的Na+在Si-SiO2界面分布的不均匀性还将引起局部电场的增强，从而引起MOS晶体管栅极的局部击穿。
措施：1）使用含氯的氧化工艺；2）用氯周期性地清洗管道、炉管和相关的容器；3）使用超纯净的化学物质；4）保证气体及气体传输过程的清洁。
扩散1、什么是扩散？扩散是将一定数量的某种杂质掺入到硅晶体中或其他半导体晶体中去，以改变点选性质。
并视掺入的杂志数量，分布形式和深度都满足2、扩散的几种形式间隙式和替位式扩散3、什么是间隙式杂质，间隙式杂质的跳跃几率表达式：存在于晶格间隙的杂质称为间隙式杂质；表达式：P i=γ0e-wi/kT4、什么是替位式杂质，替位式杂质的跳跃几率表达式：占据晶格位置的外来原子称为替位式杂质，表达式：Pγ=γ0exp[(w v+w s)/kT].5、为什么替位式杂质的运动相比间隙式杂质运动更为困难？因为替位式杂质首先要在近邻出现空位，同时还要求靠热涨落获得大于势垒高度Ws的能量才能实现替位运动。
6、菲克第一定律表述形式J=-DӘC(x，t)/ Әx表述为：杂质在扩散流密度J正比于杂质浓度梯度，比例系数D定义为杂质在基体中的扩散系数7、如何由菲克第一定律推出扩散系数的表达式推导：在单位时间内，替位原子由x-a/2处单位面积上跳跃x+a/2处的粒子数目为：C（x-a/2，t）P v a，而由x+a/2处单位面积上跳到x-a/2处的粒子数目为：C（x+a/2，t）P v a，在t时刻，通过x处单位面积的净粒子数目，即粒子流密度为：J（x，t）=C（x-a/2，t）P v a-C（x+a/2，t）P v a=-a2P vӘC（x，t）/Әx，由它与菲克第一定律比较：D=a2P v，则：D=a2υ0exp[-（W s+W v）/kT]=D0exp（-ΔE/kT）8、菲克第二定律的表达式ӘC(x，t)/ Әt=Ә(DӘC(x,t)/ Әt)/ Әx9、扩散的两种经典模型，各自的边界条件和初始条件：恒定表面源扩散：边界条件：①、C（0，t）=C s，②、C（∞，t）=0；初始条件：C（x，0）=0，x>0；有限表面源扩散：边界条件：①、C（x，0）=0，x>h，②、C（∞，t）=0，初始条件：C（x，0）=C s（0）=Q/h，0≤x≤h。
10、恒定源扩散的杂质浓度服从什么分布，其缺点？余误差函数分布，缺点很难通过温度来达到控制表面浓度Cs的目的。
11、有限表面源扩散杂质浓度服从什么分布？任何时刻的表面浓度是什么？高斯函数分布，Cs（t）=C（0，t）=Q/√ΠDt p＞0 【2．恒定源扩散答：在扩散过程中，硅片表面的杂质浓度Ns始终保持不变。
例如，基区、发射区的预淀积，箱法扩散。
3．扩散系数答：描述粒子扩散快慢的物理量，是微观扩散的宏观描述。
】12、为什么要用两步扩散法？希望得到低表面浓度的掺杂，但高温下杂质将发生固溶，使得表面浓度Cs大大高于预期值。
13、解释为什么在氧化层下方扩散能力得到加强？通过空位和间隙两种机制，在氧化界面附近产生大量间隙原子，过剩的间隙原子向内扩散同时，不断与空位复合，过剩的间隙原子浓度随温度而降低，表面处过剩间隙原子和替位原子相互作用，以替位-间隙交替运动。
离子注入1、离子注入的主要特点（优于扩散的）：纯度高；精确控制注入到硅中的掺杂原子数目；低温，工艺灵活对化合物半导体伤害小；掺杂深度可通过控制离子束能量高低来实现；衬底温度较低；不受杂质在衬底材料中的固溶度限制；横向效应比热扩散小。
2、什么是lss模型注入离子在靶内的能量损失分为两个彼此独立的过程：1、核碰撞（核阻止），2、电子碰撞（电子阻止），总能量损失是他们的和。
3、核阻止和电子阻止分别可视为哪两种模型？核阻止在电子屏蔽和库仑力作用下的弹性小球碰撞；电子阻止类似于黏滞气体的阻力。
5、注入离子的能量分为三个区域，分别作出解释低能区：在这个区域中核阻止本领占主要地位，电子阻止可以被忽略。
中能区：在一个比较宽的区域中，核阻止本领和电子阻止本领同等重要，必须同时考虑。
高能区：在这个区域中，电子阻止本领占主要地位，核阻止本领可以忽略。
6、什么是沟道效应？怎么避免？当离子注入的方向与靶晶体的某个晶向平行时，就会出现注入深度大于在无定形靶中的深度的现象叫沟道效应。
第一、偏移晶向一定的角度；第二、在靶材料表面覆盖一层无定形材料薄膜。
7、离子注入怎样形成浅结？预先非晶化是一种是吸纳浅结的比较理想方法。
在注入离子之前，先以重离子高剂量注入，使硅表面变为非晶的表面层，这种方法可以是沟道效应减到最小，与重损伤注入层相比，完全非晶化层在退火后有更好的晶体质量。
8、注入离子与靶原子碰撞时出现的几种情况：第一、若传递能量＜Ed，那么，就不可能有移位原子产生。
被碰原子只在平衡位置振动，将获得的能量以振动能的形式传递给近邻原子，表现为宏观的热量。
第二、在碰撞过程中，靶原子获得的能量大于Ed而小于2Ed，那么被碰原子本身可以离开晶格位置。
称为移位原子，并留一个空位。
第三、被碰原子本身移位之后，还具有很高的能量，在它的运动过程中，还可以使它碰撞的原子发生移位。
9、什么是级联碰撞？移位原子与入射离子碰撞而发生移位的原子，称为第一级反冲原子。
与第一级反冲原子碰撞而移位的原子称为第二级反冲原子，依次类推，这种不断碰撞的现象叫级联碰撞。
10、注入离子在si衬底产生哪几种损伤？第一、在原本为完美晶体的硅中产生孤立的点缺陷或者缺陷群；第二、在晶体中形成局部的非晶区域；第三、由于注入离子引起损伤的积累而形成非晶层。
13、热退火：如果将注入有离子的硅片在一定温度下，经过适当时间的热处理，则Si片中的损伤就可能部分或绝大部分得到消除，少数载流子的寿命以及迁移率也会不同程度的得到恢复，掺入的杂质也得到一定比例的激活，这样处理过程叫热退火。
退火的目的：离子注入会将原子撞击出晶格结构而损伤硅片晶格。