实验六移位寄存器的设计
移位寄存器的设计方法
移位寄存器的设计方法下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢!本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!移位寄存器是一种重要的数字电路组件，用于实现数据的移位操作。
移位寄存器及其应用实验报告
移位寄存器及其应用实验报告1. 背景在数字电路中，移位寄存器是一种常见的基本电路元件。
它可以将输入数据按照一定规则进行移位操作，并输出处理后的数据。
移位寄存器通常由触发器构成，分为串行移位寄存器和并行移位寄存器。
在实际应用中，移位寄存器常用于数据存储、数据传输、脉冲发生器等方面。
本实验旨在通过设计移位寄存器电路及其应用电路的实验，加深对移位寄存器工作原理的理解，掌握其应用。
2. 实验目的1.了解移位寄存器的基本原理；2.学会设计移位寄存器电路及其应用电路；3.掌握移位寄存器的应用方法。
3. 实验原理与方法3.1 移位寄存器原理移位寄存器将输入数据按照一定规则进行移位操作，并输出处理后的数据。
常见的移位规则包括：左移、右移、循环左移、循环右移等。
移位寄存器通常由触发器构成，触发器的状态决定了寄存器中存储的数据。
本实验主要探究两种常用的移位寄存器：串行移位寄存器和并行移位寄存器。
3.1.1 串行移位寄存器串行移位寄存器中，数据是按照位的顺序逐个进行移位的。
串行移位寄存器可以通过级联多个D触发器实现，每个D触发器的输出与下一个D触发器的输入相连。
3.1.2 并行移位寄存器并行移位寄存器中，数据的位同时进行移位。
并行移位寄存器可以通过级联多个D 触发器实现，每个D触发器的输入都与移位数据的对应位相连。
3.2 实验所用材料与方法3.2.1 材料•移位寄存器芯片•发光二极管（LED）•电路连接线3.2.2 方法1.实验预备：准备实验所需的移位寄存器芯片、LED和电路连接线。
2.按照移位寄存器原理，设计移位寄存器电路并进行布线连接。
3.使用示波器检查电路的正确性。
4.进行实验验证，观察移位寄存器的运行情况，并记录实验结果。
4. 实验结果与分析本实验设计了一个4位串行移位寄存器电路，并进行了验证实验。
首先，按照原理部分的描述，我们选择了一个基于D触发器的4位串行移位寄存器芯片。
通过连接四个D触发器，将其串联起来，即可构成一个4位的串行移位寄存器。
移位寄存器实验报告
移位寄存器实验报告移位寄存器和计数器的设计实—期:专业班级：_姓名：_____________ 学号：一、实验目的1. 了解二进制加法计数器的工作过程。
2. 掌握任意进制计数器的设计方法。
实验内容（一）用D触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求：以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）三、实验原理图1. 由4个D触发器改成的4位异步二进制加法计数器（输入二进制：11110000）2. 测试74LS161的功能输入端 输出时 清 置 P T Qn钟 J —| —A零 数3. 熟悉用74LS161设计十进制计数器的方法。
①利用置位端实现十进制计数器。
16 15 14 13 12 1 1 10 9 74LS16112 3 4 5 16 7 8 捺出 LD數据输入Ci- GND 允许”邃 <―二^允详置人出 Qo Qi O2 Q?② 利用复位端实现十进制计数器。
四、实验结果及数据处理1. 左移寄存器实验数据记录表要求：输入二进制：11110000移位寄存器状态XX X X 清零+ 1X X 置数+1 1 1 1计数X 1 1 0 X 不计数X 1 1 X 0 不计数1 1— CP-共阴极共阴机数码管数码管C BI s1D C B A74LS161q 小 Ditl IT 「「-1(741SQ0]移位脉冲的次Q4Q3Q2Q1 000001000120011301114111151110 6110071000 800002. 画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路8 进制利用复位法实现8进制计数器，8=1000B将A端同与非门相连，当A端=1时，使复位端获得信号，复位，从而实现8进制。
五、思考题1. 74LS161是同步还是异步，加法还是减法计数器？答：在上图电路中74LS161是异步加法计数器。
移位寄存器功能及其设计
仿真图：
串入并出 移位 CP 0 1 2 3 4
串行输入 1 1 0 0 0
并行输出(Q3Q2Q1Q0) 0000 1000 1100 0110 0011
并入串出（初始时 Q3Q2Q1Q0 被置为 0011，既有并行输入为 0011）
移位 CP
并行输出
串行输出
1
0011
1
2
0001
1
3
0000
0
4
预置 1 1 1 ↑ × × D0 D1 D2 D3 D0D1D2D3
左移 1 1 0 ↑ DIL × × × ×
×
Q1Q2Q3DIL
右移 1 0 1 ↑ ×
ห้องสมุดไป่ตู้
DIR × × ×
×
DIRQ0Q1Q2
3 、双向移位寄存器 74LS194 的应用
（1）形成扭环计数器电路；（2）组成模 12 计数器 ；（3）形成并串转换电路 。
开关闭合，S1=1，S0=1，实现对两片 74LS194 的预置数，将 A=0101，B=1001 分别置入 74LS194（A），74LS194（B）。然后将开关断开，74LS194(A), 74LS194(B)进行的是右移运 算。通过该电路各芯片之间一系列的作用，在经过 4 个 CP 脉冲后，结果如下：
2、 双向移位寄存器：在控制信号的作用下，既能左移又能右移的多位移位寄存器。74LS94
是 4 位双向移位寄存器，逻辑功能表如下：
功能
输入
S1 S0 CP DIL DIR D0 D1 D2 D3
RD
QQQQ 0123
清除 0 × × × ×
××× ×
×
0000
保持 1 0 0 ↑ ×
实验六 移位寄存器
实验六移位寄存器一：实验目的1. 掌握移位寄存器的工作原理，逻辑功能2. 掌握集成移位寄存器74LS194的逻辑功能及应用二：实验器材74LS00 74LS74 74LS194 CD4008B三：实验原理寄存器用于寄存一组二值代码，它被广泛应用于各类数字系统和计算机中，一个触发器能储存1位二值代码，N个触发器组成的寄存器能储存N位二值代码。
移位寄存器除了具有存储代码功能以外，还具有移位功能。
所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。
因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行---并行转换，数值的运算和处理。
四．实验内容（一）验证74LS194的逻辑功能，按功能表进行。
结论：74LS194的逻辑功能与实验结果相一致并且与逻辑功能表相符合.二）如图6.3所示，两个二制数A,B,分别存入74LS194(A),74LS194(B),现在要对它们进行按位相加，其和放入74LS194(A)中。
试采用全加器CD4008B和D触发器74LS74组成能实现上述要求的电路，输出用二极管指示。
有图知，满足其特性。
分析以上记录的真值表可知在预设的A为 1010，B为1001情况下，芯片U1用来对A进行移位处理、存放和显示输出结果，U2用来对B进行移位，U3为全加器，本题中设置为一位全加器，故其进位应为S2，全加器将本位的输出和用来控制A右移移位进去的数字，并用D锁存器来存储A、B全加所得和向高位的进位，并将进位结果参与下一次全加运算。
分析真值表可知，每来一个脉冲，A、B实现一次移位，全加器进行一次全加，锁存器存入所得进位数。
四个脉冲到来之后，输出结果即为A、B全加二进制结果，由表中数据得出A+B=10011，符合实验结果；之后由于B已经移出去了，实现的是A 中数与0000的全加的循环移位。
（三）设计二进制转换成十进制的数码转换电路，使上述电路在相加后可以完成用数码管显示相加结果。
移位寄存器实验报告参考
移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。
74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。
有如下功能表（二）（三）实验内容1.按如下电路图连接电路十个输入端，四个输出端，主体为74194.2.波形图参数设置：End time：2us Grid size:100ns波形说明：clk:时钟信号； clrn：置0s1s0:模式控制端 sl_r:串行输入端abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。
3.数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102clk:122 clk0:125 clrn:95q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。
根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。
应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。
（2）仿真常规方法步骤是什么？有什么注意事项？a)新建波形文件后波形图参数设置b)添加结点或总线后信号整合与位置分配c)激励输入及分段仿真注意事项：1.激励输入信号与待分析输出信号上下放置，界限分明；时钟信号置顶，其他输入信号可按异步控制，同步控制，数据输入顺序向下放置；同一元器件的控制信号就近放置；同一功能的控制信号就近放置；2.符合总线形式的IO信号优先整合；同一器件和同一属性的控制信号优先整合；脉冲信号一般不整合；整合前信号应按高位到低位顺序向下放置；整合后信号名以能直观反映该信号功能为宜；3.首先设置时钟信号等系统信号激励完成电路初始状态，其次将时间轴划分为连续的时间段，一时间段完成一小步实验内容。
双向移位寄存器实验指导书
4) 回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工 具栏，或通过对信号单击鼠标右键的弹出式菜单中完成操作，最后保存次波形文 件。
4. 进行功能仿真 1) 单击 Assignments\Settings…，在弹出对话框中做以下设置：
-5-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
SPEAKER CLOCK0 CLOCK2 CLOCK5 CLOCK9
引脚号 C13 C7 H3 U3 P3 F4 C10 C16 G20 R20 AB16 AB17 AB18 AB19 AB20 AB7 AB8 AB11 A10 A9 A8 A7 A6 A5 A4 A3 AB9 AB10 B5 Y10
⒈⒉⒊⒋⒌⒍⒎⒏ ⒐⒑⒒⒓⒔⒕⒖⒗
四、实验步骤： 1. 打开 QuartusII 软件，建立一个新的工程： 1) 单击菜单 File\New Project Wizard…
2) 输入工程的路径、工程名以及顶层实体名。 3) 单击 Next>按钮，出现以下窗口
由于我们建立的是一个空的项目，所以没有包含已有文件，单击 Next>继续。 4) 设置我们的器件信息：
如图所示，Simulation mode 设置为 Functional，即功能仿真。指定仿真波形文件 后单击 OK 完成设置。 2) 单击 Processing\Generate Functional Simulation Netlist 以获得功能仿真网络表。 3) 单击 Processing\Start Simulation 进入仿真页面：
E8
I/O29
E7
I/O30
D11
I/O31
D9
I/O32
D8
移位寄存器实验_卢上游
移位寄存器实验三大队三营卢上游C022012020实验一: m 序列的采样实现（内容包括: 迹函数表示法、的陪集分解、m 序列的线性结构）（一）、算法思路1.n21Z *-的陪集分解 Step1:求出集合, 即找出1到中所有与互素的数。
Step2:求 的陪集分解。
采用遍历的方法, 取中的任意元素, 根据平移等价公式:存在整数使得成立, 找出与采样平移等价的序列对应的元素, 并都置为-1, 即取为一个陪集的代表元, 放入到集合中, 由此可知, 当遍历完后就可以得到所有陪集的代表元了, 即为集合的所有元素。
Set3: 取集合中所有元素、、……、, 对所给的n 级m 序列进行采样,得到、、……、, 即所有不同的n 级m 序列。
2.m 序列的线性结构Step1: 对于一个n 级m 序列取前2n 项, 代入递推关系式中, 求解方程组, 得到n 阶本原多项式。
如果能够取得所有的n 级m 序列的前2n 项,那么就能求得所有的n 阶本原多项式, 而获得所有的n 级m 序列, 实验（1）已经给出, 在这个实验中只给出了一个本原多项式。
Step2:对于求解方程组, 的取值, 采用给定一个数值, 使得对应于的二进制数的第位, 如果满足方程组, 则代入到中, 即为本原多项式, 如果不满足, 则, 直到。
3.迹函数表示法取为n 次本原多项式的根, 利用多项式表示法表示出中的所有元素, 对中每一个元素, 求（Tr(),Tr(),Tr(),… ,Tr(),…）, 即可得到G （f ）中的所有序列。
因为在编程时发现迹函数的化解无法实现, 所以参考了刘帅在这一块的作业。
（二）、实验结果1.n21Z *-的陪集分解 用书上的例3.4.4验证本程序的正确性。
利用程序, 我们对4级m 序列进行采样, 实验结果如下:2.m 序列的线性结构以书上129页19题为例:3.迹函数表示法我们以5次本原多项式为例对程序进行验证, 实验结果如下:实验二: 梅西迭代算法实现(内容包括: 周期序列极小多项式、由已知m序列获得全部n次本源多项式)1.算法思路(1)一般梅西迭代算法(求产生N长二元序列的最短移位寄存器) Step1:取初始值: 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、使寄存器清零，除采用 输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？
5、若进行循环左移，图6－4接线应如何改接？
6、画出用两片CC40194构成的七位左移串/并行转换器线路。
1
1
送数
图6－4七位并行/串行转换器
寄存器清“0”后，加一个转换起动信号（负脉冲或低电平）。此时，由于方式控制S1S0为11，转换电路执行并行输入操作。当第一个CP脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7
的状态为0D1D2D3D4D5D6D7，并行输入数码存入寄存器。从而使得G1输出为1，G2输出为0，结果，S1S2变为01，转换电路随着CP脉冲的加入，开始执行右移串行输出，随着CP脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0～Q6的状态都为高电平1,与非门G1输出为低电平，G2门输出为高电平,S1S2又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程如表6－4所示。
7、画出用两片CC40194构成的七位左移并/串行转换器线路。
三、实验设备及器件
1、＋5V直流电源2、单次脉冲源
3、逻辑电平开关4、逻辑电平显示器
5、CC40194×2（74LS194）CC4011(74LS00)CC4068(74LS30)
四、设计方法与参考资料
1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几片移位寄存器用级连的方法来扩展位数。
表6－4
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
串行输出
0
0
0
0
0
0
0
0
0
1
0
D1
D2
D3
D4
D5
D6
D7
2
1
0
D1
D2
D3
D4
D5
D6
D7
3
1
1
0
D1
D2
D3
D4
D5
D6
D7
4
1
1
1
0
D1
D2
图6－1 CC40194的逻辑符号及引脚功能
CP为时钟脉冲输入端。
CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。
S1、S0和 端的控制作用如表6－1。
2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累
表6－1
功能
图6－3七位串行/并行转换器
电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0，使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1，有S1S0＝10，则串行送数结束，标志着串行输入的数据已转换成并行输出了。
串行/并行转换的具体过程如下：
由表6－3可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。
当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。
②并行/串行转换器
并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。
图6－4是用两片CC40194（74LS194）组成的七位并行/串行转换电路，它比图6－3多了两只与非门G1和G2，电路工作方式同样为右移。
转换前， 端加低电平，使1、2两片寄存器的内容清0，此时S1S0＝11，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0～Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列成表6-3所示。
实验六 移位寄存器的设计
一、实验目的
1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。
2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。
二、实验预习要求
1、复习有关寄存器及串行、并行转换器有关内容。
2、查阅CC40194、CC4011及CC4068逻辑线路。熟悉其逻辑功能及引脚排列。
CP
Q0
Q1
Q2
Q3
0
1
0
0
0
1
0
1
0
0
2
0
0
1
0
3
0
0
0
1
图6－2环形计数器
如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。
(2)实现数据串、并行转换
①串行/并行转换器
串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。
图6－3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。
表6－3
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
说明
0
0
0
0
0
0
0
0
0
清零
1
0
1
1
1
1
1
1
1
送数
2
dO
0
1
1
1
1
1
1
右
移
操
作
七
次
3
d1
d0
0
1
1
1
1
1
4
d2
d1
d0
0
1
1
1
1
5
d3
d2
d1
d0
0
1
1
1
6
d4
d3
d2
d1
d0
0
1
1
7
d5
d4
d3
d2
d1
d0
0
1
8
d6
d5
d4
d3
d2
d1
d0
0
9
0
1
1
1
1
1
D3
D4
D5
D6
D7
5
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
6
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
7
1
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
8
1
1
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
9
0
D1
D2
D3
D4
D5
D6
D7
五、设计任务和要求
1、环形计数器
自拟实验线路用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表6－5中。
表6－5
CP
Q0
Q1
Q2
Q3
0
1
2
3
4
2、数据的串、并行转换
(1)串行输入、并行输出
按参考图6－3接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。自拟表格，记录之。
(2)并行输入、串行输出
参考图6－4接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。自拟表格，记录之。
本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。
其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端； 为直接无条件清零端；
六、实验报告
1、分析表6－4的实验结果，总结移位寄存器CC40194的逻辑功能并写入表格功能总结一栏中。
1、根据实验内容2的结果，画出4位环形计数器的状态转换图及波形图。
2、分析串/并、并/串转换器所得结果的正确性。
输入
输出
CP
S1
S0
SR
SL
DO
D1
D2
D3
Q0
Q1
Q2
Q3
清除
×
0
×
×
×
×
×
×
×
×
0
0
0
0
送数
↑
1
1
1
×
×
a
b
c
d
a
b
c
d
右移
↑
1
0
1
DSR
×
×
×
×
×
DSR
Q0
Q1
Q2
左移
↑
1
1
0
×
DSL
×
×
×
×
Q1
Q2
Q3
DSL
保持
↑