CD4017 工作原理及简单应用
cd4017工作原理
cd4017工作原理
CD4017是一种常见的十进制计数器芯片，它可以将输入信号
按照顺序分配到10个输出引脚上。
该芯片是由一个主计数器
和一个辅助计数器组成的。
主计数器用于存储当前的计数值，辅助计数器则用于控制主计数器的计数顺序。
在CD4017工作时，首先要保证RESET引脚的电平为低电平，这样可以将主计数器复位为初始状态。
其次，时钟信号(CLOCK)被输入到CLOCK引脚上，当CLOCK信号的边沿触
发器工作时，主计数器就会根据时钟信号的变化进行计数。
当计数达到10时，主计数器会自动重置为0，并且辅助计数器
会自动加1。
辅助计数器的输出由十个输出引脚(Q0-Q9)表示。
对于每个输
入时钟脉冲，辅助计数器会使得相应的输出引脚(Q0-Q9)变为
高电平，而其他的输出引脚则保持低电平。
这样，我们可以通过检测Q0-Q9引脚的电平变化来实现对输入信号的分配。
需要注意的是，CD4017只能实现十进制的计数，而且它是一
个顺序计数器，即每次只能计数1个单位。
如果需要实现其他进制或者多单位的计数，就需要使用其他的计数器芯片。
通过这样的工作原理，CD4017计数器芯片能够在很多电子电
路中实现各种不同的功能，比如时序控制、信号分配等。
cd4017工作原理及应用电路图
cd4017工作原理及应用电路图:CD4017功能简述:CD4017是5位Johnson计算器，具有10个译码输出端，CP，CR，INH输入端。
时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。
INH为低电平时，计算器在时钟上升沿计数；反之，计数功能无效。
CR为高电平时，计数器清零。
Johnson计数器，提供了快速操作，2输入译码选通和无毛刺译码输出。
防锁选通，保证了正确的计数顺序。
译码输出一般为低电平，只有在对应时钟周期内保持高电平。
在每10个时钟输入周期CO信号完成一次进位，并用作多级计数链的下级脉动时钟。
CD4017逻辑结构图:CD4017 Logic Diagram 逻辑图CD4017引脚图:CD4017的引脚图CD4017引脚功能：CD4017内部是除10的计数器及二进制对10进制译码电路。
CD4017有16支脚，除电源脚VDD及VSS为电源接脚，输入电压范围为3–15V之外，其余接脚为：A、频率输入脚：CLOCK(Pin14)，为频率信号的输入脚。
B、数据输出脚：a、Q1-Q9(Pin3，2，4，7，10，1，5，6，9，11)，为解码后的时进制输出接脚，被计数到的值，其输出为Hi，其余为Lo 电位。
b、CARRY OUT（Pin12），进位脚，当4017计数10个脉冲之后，CARRY OUT将输出一个脉波，代表产生进位，共串级计数器使用。
D、控制脚：a、CLEAR(Pin15)：清除脚或称复位(Reset)脚，当此脚为Hi时，会使CD4017的Q0为”1”，其余Q1-Q9为”0”。
b、CLOCK ENABLE(Pin13)，时序允许脚，当此脚为低电位，CLOCK输入脉波在正缘时，会使CD4017计数，并改变Q1-Q9的输出状态。
方框图:十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。
cd4017计数器的工作原理
cd4017工作原理及应用电路图CD4017功能简述:CD4017是5位Johnson计算器，具有10个译码输出端，CP，CR，INH输入端。
时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。
INH为低电平时，计算器在时钟上升沿计数；反之，计数功能无效。
CR为高电平时，计数器清零。
Johnson计数器，提供了快速操作，2输入译码选通和无毛刺译码输出。
防锁选通，保证了正确的计数顺序。
译码输出一般为低电平，只有在对应时钟周期内保持高电平。
在每10个时钟输入周期CO信号完成一次进位，并用作多级计数链的下级脉动时钟。
CD4017逻辑结构图:CD4017 Logic Diagram 逻辑图CD4017的引脚图CD4017引脚功能：C D4017内部是除10的计数器及二进制对10进制译码电路。
CD4017有16支脚，除电源脚VDD及VSS为电源接脚，输入电压范围为3–15V之外，其余接脚为：A、频率输入脚：CLOCK(Pin14)，为频率信号的输入脚。
B、数据输出脚：a、Q1-Q9(Pin3，2，4，7，10，1，5，6，9，11)，为解码后的时进制输出接脚，被计数到的值，其输出为Hi，其余为Lo 电位。
b、CARRY OUT（Pin12），进位脚，当4017计数10个脉冲之后，CARRY OUT 将输出一个脉波，代表产生进位，共串级计数器使用。
D、控制脚：a、CLEAR(Pin15)：清除脚或称复位(Reset)脚，当此脚为Hi时，会使CD4017的Q0为”1”，其余Q1-Q9为”0”。
b、CLOCK ENABLE(Pin13)，时序允许脚，当此脚为低电位，CLOCK输入脉波在正缘时，会使CD4017计数，并改变Q1-Q9的输出状态。
方框图:十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。
数字电路CD4017的原理及应用电路
数字电路CD4017的原理及应用电路数字电路CD4017是十进制计数/分频器，它的部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。
CD4017有10个输出端（Q0〜Q9）和1个进位输出端〜Q5-9。
每输入10个计数脉冲，〜Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
CD4017有3个输（MR、CP0和~CP1） , MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1〜Q9）均为低电平。
CP0 和〜CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由〜CPl端输入。
设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。
由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
CD4017有两个时钟端CP和EN,若用时钟脉冲的上沿计数，则信号从CP 端输入；若用下降沿计数，则信号从EN端输入。
设置两个时钟端是为了级联方便。
CD4017与CD4022是一对姊妹产品，主要区别是CD4022是八进制的，所以译码输出仅有丫0〜Y7,每输入8个脉冲周期，就可得到一个进位输出，它们的管脚相同，不过CD4022的6 9脚是空脚。
CD4017B—CtOCM ENMLEMY. Top Viewcd4017方框图、用一个CD4017制成的彩灯电路cd4017引脚图CD4C17B成老审襁I柜図卜迪:/Jhi b "ydrcd4017电路图2•电路工作原理CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。
各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。
CD4017的原理及应用电路
CD4017的原理及应用电路一、原理介绍：CD4017是一种CMOS逻辑芯片，由10位二进制计数器和十个输出引脚组成。
它有一个时钟输入引脚（CLK）和一个复位引脚（RST），CLK触发计数器计数，RST用于将计数器复位为0。
当CLK引脚接收到上升沿时，计数器会递增1，同时输出引脚中的一个将变为高电平，其余输出引脚将变为低电平。
二、工作原理：当CD4017复位后，输出引脚0（Q0）为高电平，其余引脚为低电平。
当CLK输入引脚接收到上升沿时，计数器会递增1、输出引脚中的其中一位（从Q0到Q9）将变为高电平，而上一个高电平输出引脚将变为低电平。
每次计数由上升沿触发，从0到9循环，所以接收到10个时钟脉冲时，所有输出引脚都会被触发一次。
三、应用电路：1.LED跑马灯：CD4017常用于驱动LED的控制电路。
一个简单的应用是LED跑马灯电路。
可以将CD4017与LED灯串联，其中CLK接入一个时钟发生器，RST接入复位开关。
每当接收到一个时钟脉冲时，CD4017会将高电平依次传递给LED灯，使得LED灯按照顺序依次亮起。
2.计数显示器：将CD4017与七段数码管连接，可以构建一个简单的计数显示器。
当接收到时钟脉冲时，CD4017会递增1，并将当前计数值的二进制编码通过输出引脚传递给七段数码管，显示相应的数字。
通过适当的编码和解码电路，可以实现各种不同计数方式的显示。
3.触发摇摆器：4.步进电机控制器：CD4017可以用于步进电机的控制。
通过将CD4017的输出引脚与步进电机控制器的输入引脚连接，可以实现步进电机的顺序控制。
每当接收到时钟脉冲时，CD4017会将高电平输出引脚依次切换，从而控制步进电机的运动方向和步数。
以上是对CD4017的原理与常见应用电路的介绍。
CD4017是一种十分常见的分频计数器，具有较高的性能和稳定性，在各种电子设备中都有广泛的应用。
cd4017工作原理
cd4017工作原理CD4017是一款常用的分频器和计数器IC芯片，能够将一个时钟信号分频为不同的频率，并以二进制的形式进行计数。
CD4017工作原理简单易懂，是电子爱好者和工程师们常用的集成电路之一。
CD4017的主要特点是具有10个输出端口，分别对应0~9的数字。
当输入一个高电平脉冲信号时，CD4017会将输出信号从Q0开始依次向后移位，每个输出端口依次输出高电平信号，直到Q9输出高电平。
此时，CD4017会自动将输出信号重新指向Q0，开始下一轮计数。
CD4017的工作原理可以进一步解释为：当输入一个高电平脉冲信号时，CD4017的时钟输入端(SCK)会将信号传递到内部计数器，在下一次时钟信号到来之前，计数器会保持原来的状态。
而CD4017的输出端口则与计数器相连，通过输出端口的高低电平信号来判断当前计数器的状态。
CD4017的工作原理也可以通过电路原理图来理解。
当时钟信号到来时，CD4017的时钟输入端会将信号传入计数器并更新计数器的值。
同时，计数器的输出信号会经过10个与门，每个与门都与计数器的一个输出端口相连。
只有当计数器的某个输出端口为高电平时，与门才会输出一个高电平信号，进而驱动外部电路的工作。
除了常规的计数功能，CD4017还可以被用于设计各种电子应用，如LED跑马灯、数字钟表、电子游戏等。
通过外部电路的设计，CD4017可以实现更加复杂的功能。
例如，当计数器的某一位达到指定值时，可以通过中断信号来触发其他电路的工作。
此外，CD4017还可以与其他集成电路配合使用，如与74HC595芯片配合使用，可以实现更多复杂的功能。
CD4017作为一款常见的计数器和分频器IC芯片，其工作原理简单易懂，可以应用于各种电子设计中，是电子工程师和爱好者们不可或缺的集成电路之一。
数字电路CD4017的原理及应用电路
数字电路CD4017的原理及应用电路数字电路CD4017是十进制计数／分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。
CD4017有10个输出端（Q0～Q9）和1个进位输出端～Q5-9。
每输入10个计数脉冲，～Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。
CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CPl端输入。
设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。
由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
CD4017有两个时钟端CP 和EN，若用时钟脉冲的上沿计数，则信号从CP 端输入；若用下降沿计数，则信号从EN 端输入。
设置两个时钟端是为了级联方便。
CD4017 与CD4022 是一对姊妹产品，主要区别是CD4022 是八进制的，所以译码输出仅有Y0～Y7，每输入8 个脉冲周期，就可得到一个进位输出，它们的管脚相同，不过CD4022 的6、9 脚是空脚。
cd4017方框图cd4017引脚图一、用一个CD4017制成的彩灯电路1.用一个CD4017制作的彩灯电路如图1 所示。
cd4017电路图2.电路工作原理CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。
各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。
二、用三个CD4O17彩灯电路图CD4017的级连，如图2所示。
数字电路CD4017的原理及应用电路之欧阳生创编
数字电路CD4017的原理及应用电路数字电路CD4017是十进制计数／分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。
CD4017有10个输出端（Q0～Q9）和1个进位输出端～Q5-9。
每输入10个计数脉冲，～Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。
CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CPl端输入。
设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。
由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
CD4017有两个时钟端 CP 和 EN，若用时钟脉冲的上沿计数，则信号从 CP 端输入；若用下降沿计数，则信号从EN 端输入。
设置两个时钟端是为了级联方便。
CD4017 与CD4022 是一对姊妹产品，主要区别是CD4022 是八进制的，所以译码输出仅有 Y0～Y7，每输入8 个脉冲周期，就可得到一个进位输出，它们的管脚相同，不过 CD4022 的 6、9 脚是空脚。
cd4017方框图 cd4017引脚图一、用一个CD4017制成的彩灯电路1.用一个CD4017制作的彩灯电路如图1 所示。
cd4017电路图2.电路工作原理 CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。
各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CD4017 Datasheet & Applications
/tanzongliang
CD4017采用标准的双列直插式脚塑封，它的引脚如下所示： CD4017采用标准的双列直插式脚塑封，它的引脚如下所示： 采用标准的双列直插式脚塑封
Confidential
/tanzongliang
CD4017简单应用 CD4017简单应用
该流水灯电路由时钟发生电路和功能显示电路两部分组成。以集成电路NE555 NE555为核心器件构成 该流水灯电路由时钟发生电路和功能显示电路两部分组成。以集成电路NE555为核心器件构成 自激多谐振荡器。 自激多谐振荡器。 当电源开关S闭合时，电源通过电阻R1 R2向电容器C1充电 R1和 向电容器C1充电。 C1刚充电时 由于555 刚充电时， 555的 当电源开关S闭合时，电源通过电阻R1和R2向电容器C1充电。当C1刚充电时，由于555的②脚处 于低电平，故输出端③脚呈高电平；当电源经R1 R2向C1充电到2/3电源电压时 输出端③ R1、 充电到2/3电源电压时， 于低电平，故输出端③脚呈高电平；当电源经R1、R2向C1充电到2/3电源电压时，输出端③脚 电平由高变低，555内部放电管导通 电容C1 R2向555的 脚放电，直至C1两端电压低于1 内部放电管导通， C1经 C1两端电压低于 电平由高变低，555内部放电管导通，电容C1经R2向555的⑦脚放电，直至C1两端电压低于1／3 电源电压时，555的 脚又由低电平变为高电平，C1又再次充电 如此循环工作，形成振荡。 又再次充电， 电源电压时，555的③脚又由低电平变为高电平，C1又再次充电，如此循环工作，形成振荡。 555的频率可以通过改变电阻R2的阻止而改变 其时钟输出直接进入4017 14脚 这样来驱动8 的频率可以通过改变电阻R2的阻止而改变， 4017的 555的频率可以通过改变电阻R2的阻止而改变，其时钟输出直接进入4017的14脚，这样来驱动8 LED负载 使其循环点亮。也可以做成心型，效果如下右图所示（ 负载， 个LED负载，使其循环点亮。也可以做成心型，效果如下右图所示（注：幻灯片播放即可看到 效果） 效果）
1脚：第5输出端 2脚：第1输出端 输出端，电路清零时， 3脚：第0输出端，电路清零时，该端为高电平 4脚：第2输出端 5脚：第6输出端 6脚：第7输出端 7脚：第3输出端 8脚：电源负极 9脚：第8输出端 10脚 10脚：第4输出端 11脚 11脚：第9输出端 12脚 级联进位输出端，每输入10个时钟脉冲时， 10个时钟脉冲时 12脚：级联进位输出端，每输入10个时钟脉冲时，就可以得到一个 计数器的时钟信号 13脚 时钟输入端，脉冲输入端， 13脚：时钟输入端，脉冲输入端，脉冲下降沿有效 14脚 时钟输入端， 14脚：时钟输入端，脉冲上升沿有效 15脚 清零输入端，在该管脚加高电平或正脉冲时，CD4017计数器 15脚：清零输入端，在该管脚加高电平或正脉冲时，CD4017计数器 各计数单元输出低电平“ 在译码器中，只有对应“ 中，各计数单元输出低电平“0”，在译码器中，只有对应“0”状 态的输出端3 态的输出端3脚为高电平 16脚 电源正极，可以使用3 18V直流电源供电 16脚：电源正极，可以使用3～18V直流电源供电
当加上清零脉冲后， 当加上清零脉冲后， Q1～Q5均“0”，由于Q1 Q1～ Q5均 ， 由于Q1 的数据输入端D1 Q5输 D1是 的数据输入端D1是Q5输 出的反码，因此， 出的反码，因此，输入 第一个时钟脉冲后， 第一个时钟脉冲后，Q1 即为“ ，这时Q2 Q2～ 即为“l”，这时Q2～Q5 均依次进行移位输出， 均依次进行移位输出， Q1的输出移至Q2，Q2的 的输出移至Q2 Q1的输出移至Q2，Q2的 输出移至Q3 Q3……如果继 输出移至Q3 如果继 续输入脉冲， Q1为新 续输入脉冲，则Q1为新 Q5，Q2～Q5仍然依次 的Q5，Q2～Q5仍然依次 移位输出， 移位输出，这样就得到 了约翰逊计数器状态表 的状态及右图的波形
R1
R2
C1
Confidential
/tanzongliang
Confidential
/tanzongliang
由五级计数单元组成的约翰逊计数器，其输出端有32种组合状态，而构成十进制计数器只需10 由五级计数单元组成的约翰逊计数器，其输出端有32种组合状态，而构成十进制计数器只需10 32种组合状态 种计数状态，因此，当电路接通电源之后，有可能进入我们所不需要的22种伪码状态。 22种伪码状态 种计数状态，因此，当电路接通电源之后，有可能进入我们所不需要的22种伪码状态。 为了使电路能迅速进入约翰逊计数器状态表所列状态， 为了使电路能迅速进入约翰逊计数器状态表所列状态，就在第三级计数单元的数据输入端上加 接了两级组合逻辑门， Q2不直接连接D3，而使D3由下列关系决定： 不直接连接D3 D3由下列关系决定 接了两级组合逻辑门，使Q2不直接连接D3，而使D3由下列关系决定： D3＝ D3＝Q2(Ql+Q3) 这样做，当电源接通后，不管计数单元出现哪种随机组合，最多经过8个时钟脉冲输入之后， 这样做，当电源接通后，不管计数单元出现哪种随机组合，最多经过8个时钟脉冲输入之后，都 会自动进入约翰逊计数器状态表所列状态。 会自动进入约翰逊计数器状态表所列状态。 CD4017有 个输入端：复位清零端R 当在R端加高电平或正脉冲时，计数器清零， CD4017有3个输入端：复位清零端R，当在R端加高电平或正脉冲时，计数器清零，在所有输出 只有对应“ 状态的Q0输出高电平 其余输出均为低电平：时钟输入端CP CE，其中CP 状态的Q0输出高电平， CP和 CP端 中，只有对应“0”状态的Q0输出高电平，其余输出均为低电平：时钟输入端CP和CE，其中CP端 用于上升沿计数，CE端用于下降沿计数 这两个输入端的内部逻辑电路如图2所示。由图2可见， 端用于下降沿计数， 用于上升沿计数，CE端用于下降沿计数，这两个输入端的内部逻辑电路如图2所示。由图2可见， CP和CE还有互锁的关系 即利用CP计数时，CE端要接低电平 利用CE计数时，CP端要接高电平 还有互锁的关系， CP计数时 端要接低电平： CE计数时 端要接高电平。 CP和CE还有互锁的关系，即利用CP计数时，CE端要接低电平：利用CE计数时，CP端要接高电平。 反之则形成互锁。 反之则形成互锁。 端加上高电平或正脉冲日子， F1～ 均被置零， 在“R”端加上高电平或正脉冲日子，计数器中各计数单元F1～F5均被置零，计数器为“00000 端加上高电平或正脉冲日子 计数器中各计数单元F1 F5均被置零 计数器为“00000” 状态。 状态。 CD4017有10个译码输出端Q0～Q9，它仍随时钟脉冲的输入而依次出现高电平。此外， 个译码输出端Q0 CD4017有10个译码输出端Q0～Q9，它仍随时钟脉冲的输入而依次出现高电平。此外，为了级联 方便，还设有进位输出端QC 每输入10个时钟脉冲，就可得到一个进位输出脉冲，所以QC QC， 10个时钟脉冲 QC可作 方便，还设有进位输出端QC，每输入10个时钟脉冲，就可得到一个进位输出脉冲，所以QC可作 为下一级计数器的时钟信号。 为下一级计数器的时钟信号。 从上述分析中可以看出，CD4017(它的基本功能是对 CP”端输入脉冲的个数进行十进制计数 它的基本功能是对“ 端输入脉冲的个数进行十进制计数， 从上述分析中可以看出，CD4017(它的基本功能是对“CP 端输入脉冲的个数进行十进制计数， 并按照输入脉冲的个数顺序将脉冲分配在Y0 Y9这十个输出端 计满十个数后计数器复零， Y0～ 这十个输出端， 并按照输入脉冲的个数顺序将脉冲分配在Y0～Y9这十个输出端，计满十个数后计数器复零，同 时输出一个进位脉冲。我们只要掌握了这些基本功能就能设计出千姿百态的应用电路来。 时输出一个进位脉冲。我们只要掌握了这些基本功能就能设计出千姿百态g
CD40171内部逻辑电原理图如下左图所示。 CD40171内部逻辑电原理图如下左图所示。它是由十进制计数器电路和时序译码电路两部分组 内部逻辑电原理图如下左图所示 其中的D触发器Fl F5构成了十进制约翰逊计数器 门电路5 14构成了时序译码电路 Fl～ 构成了十进制约翰逊计数器， 构成了时序译码电路。 成。其中的D触发器Fl～F5构成了十进制约翰逊计数器，门电路5～14构成了时序译码电路。约 翰逊汁数器的结构比较简单。它实质上是一种串行移位寄存器。除了第3 翰逊汁数器的结构比较简单。它实质上是一种串行移位寄存器。除了第3个触发器是通过门电 15、16构成的组合逻辑电路作用于F3的D3端以外 构成的组合逻辑电路作用于F3 端以外， 路15、16构成的组合逻辑电路作用于F3的D3端以外，其余各级均是将前一级触发器的输出端连 接到后一级触发器的输入端D 计数器最后一级的Q5端连接到第一级的D1 Q5端连接到第一级的D1端 接到后一级触发器的输入端D的，计数器最后一级的Q5端连接到第一级的D1端。这种计数器具 有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码， 有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码，且译码输出无过渡脉 冲干扰等特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。 冲干扰等特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。约翰逊计 数器状态如下表所示。 数器状态如下表所示。
十进制 0 1 2 3 4 5 6 7 8 9
Q1 0 1 1 1 1 1 0 0 0 0
Q2 0 0 1 1 1 1 1 0 0 0
Q3 0 0 0 1 1 1 1 1 0 0
Q4 0 0 0 0 1 1 1 1 1 0
Q5 0 0 0 0 0 1 1 1 1 1
Confidential
/tanzongliang