四位二进制除法器说明书
基于FPGA的4位二进制数除法器设计
基于FPGA的4位⼆进制数除法器设计1. 设计要求： 设计⼀个4位⼆进制数除法器，如下图所⽰。
其中，a[3:0]为被除数，b[3:0]为除数，s[3:0]为商，r[3:0]为余数。
2. 设计原理： 和⼗进制除法类似，以计算 27 除以 5 的过程为例：除法运算过程如下：(1) 取被除数的⾼⼏位数据，位宽和除数相同（实例中是 3bit 数据）。
(2) 将被除数⾼位数据与除数作⽐较，如果前者不⼩于后者，则可得到对应位的商为 1，两者做差得到第⼀步的余数；否则得到对应的商为0，将前者直接作为余数。
(3) 将上⼀步中的余数与被除数剩余最⾼位 1bit 数据拼接成新的数据，然后再和除数做⽐较。
可以得到新的商和余数。
(4) 重复过程 (3)，直到被除数最低位数据也参与计算。
需要说明的是，商的位宽应该与被除数保持⼀致，因为除数有可能为1。
所以上述⼿动计算除法的实例中，第⼀步做⽐较时，应该取数字 27最⾼位 1 (3’b001) 与 3’b101 做⽐较。
根据此计算过程，设计位宽可配置的流⽔线式除法器，流⽔延迟周期个数与被除数位宽⼀致。
3. 设计实现module divider_4bit(input wire [3:0] a,input wire [3:0] boutput wire [3:0] s,output wire [3:0] y);wire [3:0] part_0;wire [3:0] part_1;wire [3:0] part_2;wire [3:0] part_3;assign s[3] = a[3] >= b; //最⾼位的商s[3]assign part_3 = (s[3] == 1'b1 )? a[3] - b : a[3];assign s[2] = {part_3, a[2]} >= b;assign part_2 = (s[2] == 1'b1) ? {part_3, a[2]} - b : {part_3, a[2]};assign s[1] = {part_2, a[1]} >= b;assign part_1 = (s[1] == 1'b1) ? {part_2, a[1]} - b : {part_2, a[1]};assign s[0] = {part_1, a[0]} >= b;assign part_0 = (s[0] == 1'b1) ? {part_1, a[0]} - b : {part_1, a[0]};assign y = part_0;endmodule4. 仿真验证`timescale 1ns/1psmodule divider_4bit_tb();reg [3:0] a;reg [3:0] b;wire [3:0] s;wire [3:0] y;wire [3:0] tb_s;wire [3:0] tb_y;assign tb_s = a / b;assign tb_y = a % b;divider_4bit divider_4bit_inst (.a (a),.b (b),.s (s),.y (y));initial beginrepeat(20)begina = {$random} % 16;b = {$random} % 16;# 20;endendendmodule注：0/0=⽆穷⼤，任何数除以零（⽆穷⼩）得⽆穷⼤，⽽在Veriog中，默认0/0=错误结果，s[3:0]最⼤值为15。
四位二进制计数器设计课程设计(论文) 精品
课程设计系部：自动化系专业班级：11电子301班指导教师：裴玉玲二O一二年五月二十五课程设计任务书【摘要】随着多频彩显技术的不断发展，在日常生活中的应用越来越广泛，但到目前为止彩显显示器的概念还没有统一的说法，但对其认识却大都相同，顾名思义它应该是将一定的电子文件通过特定的传输设备显示到屏幕上再反射到人眼的一种显示工具。
从广义上讲，街头随处可见的大屏幕，电视机的荧光屏、手机、快译通等的显示屏都算是彩显显示器的范畴，但目前一般指与电脑主机相连的显示设备。
它的应用非常广泛，大到卫星监测、小至看VCD，可以说在现代社会里，它的身影无处不在，其结构一般为圆型底座加机身，随着彩显技术的不断发展，现在出现了一些其他形状的显示器，但应用不多。
作为一个经常接触电脑、电视、手机的人来说，显示器则必须是他要长期面对的，每个人都会有这种感觉，当长时间看一件物体时，眼睛就会感觉特疲劳，显示器也一样，由于它是通过一系列的电路设计从而产生影像，所以它必定会产生辐射，对人眼的伤害也就更大。
因为人的眼睛直接看着彩显显示器，伤害比较大。
为了减小这些伤害和彩显技术在这方面的不足，做到显示器视觉广、画质好、画面稳定、辐射小等。
故仍需在这一领域开展大量的工作，以使得彩显技术有更好的发展空间。
【关键词】计算机辅助设计层次图设计印制电路板设计目录 (4)【关键词】 (4)前言 (7)第一章：计算机辅助设计的特点及应用 (8)1．1计算机辅助设计（CAD）的特点 (8)第二章：四位二进制计数器的基本工作原理 (9)2. 四位二进制计数器的基本工作原理简述 (9)2.1.1 电源电路工作原理 (9)2.1.2 消磁控制电路 (9)2.1.3 地磁校正（旋转）电路 (9)2.1.4 动态聚焦电路....................................................................... 错误！未定义书签。
EDA四位二进制除法器设计报告
沈阳航空航天大学课程设计（说明书）4位二进制除法器的设计班级 / 学号学生姓名指导教师常丽东沈阳航空航天大学课程名称数字逻辑课程设计院（系）计算机学院专业计算机科学与技术班级学号姓名课程设计题目4位二进制除法器的设计课程设计时间: 2011 年07 月11 日至2011 年07 月24 日课程设计的内容及要求：一、设计说明设计一个4位二进制除法器，可以存贮其商和余数。
电路原理框图如图1所示。
除法器可以利用减法器和寄存器实现。
图1 乘法器原理框图寄存器A、B、C及R分别存放被除数、除数、商及余数。
比较器用来判断“余数”和除数的大小，即比较R寄存器和B寄存器的内容来确定商，用S2表示判断的结果，R≥B，S2=1；R<B，S2=0。
计数器P用来累计运行次数，当P=4时，除法结束。
二、技术指标1．设计4位二进制除法器。
输入数据：被除数X（0000~1111）；除数Y（0001~1111）。
输入命令：启动信号S1，高有效。
输出数据：商数C（0000~1111），余数R（R<Y）2．存贮其商和余数。
三、设计要求1．在选择器件时，应考虑成本。
2．根据技术指标通过分析计算确定电路形式和元器件参数。
3．主要器件：(1)74LS74双D触发器；(2)74LS194双向移位的寄存器；(3)74LS283加法器；(4)74LS163计数器；(5)74LS00、74LS04等门电路。
四、实验要求1．根据技术指标制定实验方案；验证所设计的电路。
2．进行实验数据处理和分析。
五、推荐参考资料1.谢自美. 电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年2.阎石. 数字电子技术基础. [M]北京：高等教育出版社，2006年3.付家才. 电子实验与实践. [M]北京：高等教育出版社，2004年六、按照要求撰写课程设计报告指导教师年月日负责教师年月日学生签字年月日成绩评定表一、设计概述要求设计一个四位二进制除法器，要求被除数的最大值位1111，最小值为0000。
quartus_4位二进制加减法计数器
贵州大学实验报告学院：专业：班级设计原理框图从原理图中可见，需要有1bit装载位（load）、1bit清零位（clr）、方向控制位up_down和4bit数据选择位DIN[3..0]。
装载位我们采用SW0，清零位采用SW1，方向控制位为SW2。
SW3-SW6作为数据输入端，LED1-LED4显示数据的输出，LED5为溢出标志位。
实验内容编写一个带预置输入，清零输入，可加可减计数器的verilog代码或VHDL代码并仿真，编译下载验证module counter4(load,clr,c,DOUT,clk,up_down,DIN);//定义模块input load;//定义输入信号input clk;//wire load;//定义线网型input clr;//wire clr;//input up_down;//wire up_down;//input [3:0]DIN;//定义4位二进制输入信号wire [3:0]DIN;// 定义4位二进制线网型信号output c;//定义输出信号reg c;//定义寄存器类型信号output [3:0]DOUT;//wire [3:0]DOUT;reg [3:0]data_r;assign DOUT=data_r;always@(posedge clk or posedge clr or posedge load)//检测clk，clr，load的上升沿beginif(clr)//当clr=1的时候进行下面的运行程序data_r<=0;//将data_r置零else if(load) //当load=1的时候进行下面的运行程序data_r<=DIN;//将DIN的值赋给data_relse begin if(up_down)//load=0的时候进行下面的操作beginif(data_r==4'b1111)begin///当data_r==4'b1111的时候进行下面的运行程序data_r<=4'b0000;c=1;endelse begin//当data_r不等于4'b1111的时候进行下面的运行程序data_r<=data_r+1;//进行加法计数c=0;endendelsebeginif(data_r==4'b0000)begin//当data_r==4'b0000的时候进行下面的运行程序data_r<=4'b1111;c=1;endelse begin//当data_r不等于4'b1111的时候进行下面的运行程序data_r<=data_r-1;//进行减法计数c=0;endendendendendmodule//结束模块实验数据如图为波形仿真结果，当clr为1的时候，输出结果为0000；当clr为0，load为1时，输出结果为输入数据DIN的值，当up_down为1时，加法进位，进行加1运算，当data_r达到1111时，data_r变为0000，级零信号c为1；当up_down为0时，减法进位，进行减1运算，当data_r达到0000时，data_r变为1111，级零信号c为0。
4位同步二进制加法计数器计数最大值
4位同步二进制加法计数器是一种常见的数字电路，用于实现二进制计数。
它可以将二进制数字表示为电信号，并且在每次输入脉冲时进行递增。
下面将详细介绍4位同步二进制加法计数器及其计数的最大值。
一、4位同步二进制加法计数器的原理1. 4位同步二进制加法计数器由4个触发器组成，每个触发器对应一个二进制位。
当输入一个脉冲时，每个触发器根据前一位的状态以及输入脉冲的信号进行状态转换。
这样就实现了二进制数的递增。
2. 触发器之间通过门电路连接，用于控制触发器状态的变化。
这些门电路可以根据具体的设计选择不同的逻辑门，常见的有AND门、OR 门、NOT门等。
3. 4位同步二进制加法计数器是同步计数器，即所有触发器同时接收输入脉冲，确保计数的同步性。
二、4位同步二进制加法计数器的计数最大值1. 4位二进制数的表示范围是0~15，因此4位同步二进制加法计数器的计数最大值为15。
2. 在计数到15后，再输入一个脉冲，计数器将重新从0开始计数，即实现了循环计数。
三、4位同步二进制加法计数器的应用1. 4位同步二进制加法计数器常用于数字电子钟、信号发生器等数字电路中，用于实现计数和定时功能。
2. 它还可以作为其他数字电路的组成部分，用于构建更复杂的逻辑功能。
3. 在数字系统中，计数器是十分重要的组件，它能够实现数字信号的计数和控制，广泛应用于各种数字系统中。
4位同步二进制加法计数器是一种重要的数字电路，通过它可以实现对二进制数的递增计数。
其计数的最大值为15，应用领域广泛。
希望本文内容能够对读者有所启发。
四、4位同步二进制加法计数器的工作原理4位同步二进制加法计数器是一种晶体管数字集成电路，它利用触发器和逻辑门等基本元件构成，能够实现二进制数字的加法计数。
在4位同步二进制加法计数器中，每个触发器代表一个二进制位，通过输入脉冲的控制，能够实现对二进制数的递增计数。
具体来说，当输入一个脉冲信号时，4位同步二进制加法计数器会根据触发器之间的连线和逻辑门的作用，根据之前的状态和输入脉冲的信号进行状态转换，从而实现二进制数的递增。
4bit二进制计数器 翻转率
4bit二进制计数器翻转率题目：4位二进制计数器翻转率的研究导言：在电子工程领域中，二进制计数器是一种常见的电路设计，用于计数和记录二进制数字的变化。
其中，4位二进制计数器是一类基础电路，被广泛应用于数字系统、处理器和通信设备等领域。
本文将讨论4位二进制计数器的翻转率，深入分析其原理、性能及应用。
第一部分：基础知识1. 介绍二进制计数器二进制计数器是一种存储装置，用于记录二进制数的变化。
常见的二进制计数器包括异步计数器、同步计数器和环形计数器等，不同类型的计数器在实现方式和性能上存在一定差异。
2. 理解4位二进制计数器4位二进制计数器是一种具体规模的计数器，由四个触发器、逻辑门和时钟信号组成。
它可以计数从0000到1111的16个不同的二进制数。
第二部分：翻转率的定义及计算方法1. 定义翻转率4位二进制计数器的翻转率表示计数器在单位时间内发生翻转的次数，即计数器的状态从一个二进制数变为另一个二进制数的频率。
2. 翻转率的计算方法翻转率可以通过统计计数器输出的所有状态变化，并除以计数器的工作时间得到。
由于4位二进制计数器的状态变化是确定的，因此可以通过计算状态变化的次数来得到翻转率。
第三部分：影响翻转率的因素1. 时钟频率时钟频率定义了计数器计数的速度，较高的时钟频率可以导致更多的状态变化，从而提高翻转率。
2. 触发器延迟触发器的延迟时间是由其内部电路和工作状态决定的，延迟时间较长可能导致计数器在单位时间内无法完成状态变化，从而降低翻转率。
3. 环境条件环境因素如温度、电压等都会对电子器件的工作性能产生影响，不良的环境条件可能导致计数器的不稳定性，降低翻转率。
第四部分：翻转率的实际应用1. 数字系统的设计4位二进制计数器的翻转率可以用于数字系统设计中的时序同步控制，确保数据在正确的时间被采样和处理。
2. 数据传输与通信设备在数据传输与通信设备中，翻转率可以影响数据的稳定性和可靠性，特别是在高速传输和信号处理中。
4位二进制计数器
实验八 4位二进制计数器74x163的设计一、实验目的熟悉QuartusⅡ仿真软件的基本操作，并用VHDL/Verilog语言或者逻辑图完成4位二进制计数器74x163的设计。
二、实验内容用VHDL语言设计由边沿触发式D触发器构成的74x163四位二进制计数器，并进行仿真分析；（参看新、老教材中器件74x163的逻辑功能及其VHDL源代码）三、实验原理1.计数器是数字系统中用得较多的基本逻辑器件。
2.计数器的种类很多。
按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。
四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII(或MaxplusⅡ)软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱（由于实验室条件有限，无法实现）。
实验步骤：1)编写源代码。
打开QuartusII软件平台，点击File中得New建立一个文件。
编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件（画逻辑图实现则新建block文件）。
2)按照实验箱上FPGA的芯片名更改编程芯片的设置。
操作是点击Assign/Device,选取芯片的类型。
建议选“Altera的EPF10K20TI144_4”。
3)编译与调试。
确定源代码文件为当前工程文件，点击Complier进行文件编译。
编译结果有错误或警告，则将要调试修改直至文件编译成功。
4)波形仿真及验证。
在编译成功后，点击Waveform开始设计波形。
点击“insert the node”,按照程序所述插入节点。
任意设置输入节点的输入波形…点击保存按钮保存。
5)时序仿真。
将波形区域分段显示，如每个10.0ns重复一次步骤四，分别设置不同的a,b的输入波形，点击保存按钮保存，从而得出相应的结果，最后形成完整的连续的时序仿真图。
四位二进制除法器说明书
目录一、设计目的 (1)二、设计要求 (1)三、设计内容 (1)3.1、除法的实现 (1)3.2、设计框图 (1)3.3、功能说明 (1)3.4、VHDL程序源代码 (2)3.5、VHDL程序说明 (3)四、原理图和印刷板图 (4)PCB板图 (4)Protel 原理图 (5)五、设计结论 (6)六、设计心得体会 (6)七、主要参考文献 (7)一、设计目的1.掌握电子电路的一般设计方法和设计流程；2.学习使用PROTEL软件绘制电路原理图及印刷板图。
二、设计要求设计一个四位二进制除法器，具体要求如下：1. 用键盘输入两个四位二进制数，并用数码管显示输入数。
2．按除法键即显示相除结果。
3. 除数为零时，数码管黑屏，不显示任何内容。
三、设计内容1、设计过程要想实现四位二进制除法器，必须首先实现除法的功能。
除法实现的方案可以用VHDL语言实现。
整个四位二进制除法器包括：输入电路，判断电路，除法电路，译码电路和显示电路。
这些电路可以分别进行设计。
2、设计框图3．各个模块的功能说明●整个四位二进制除法器的实现可以分为以下5个部分：●输入电路：输入两个4位2进制数A和B。
它是通过连着高电平的8个开关来实现的。
●判断电路：判断B是否为0。
它是通过1个5输入同或门实现的。
如果B为0，输出端输出高电平，使能端除法器不工作，显示器黑屏。
●除法电路：由VHDL语言实现的。
它实现两个4位2进制数相除，并输出商y和余数r.●译码电路：由VHDL语言实现的。
它实现两个4位2进制数相除，并输出商y和余数r.●显示电路：将译码器译成的数用数码管显示出来。
4．VHDL程序源代码除法源代码1．Library ieee;2．Use ieee.std_logic_1164.all;3．Entity divider is4．Generic (n: integer :=3);5．Port( a, b : in integer range 0 to 15;6．y:out std_logic_vector ( 3 downto 0);7．rest:out integer range 0 to 15;8．err:out std_logic);9．End divider ;10．Architecture rtl of divider is11．Begin12．Process (a,b)13．Variable temp1:integer range 0 to 15;14．Variable temp2:integer range 0 to 15;15．Begin16．temp1:=a;17．temp2:=b;18．if(b=0)then err <=’1’;19．Else err<=’0’;20．End if;21．For I in n downto 0 loop22．If (temp1>=temp2*2**i) then23．y(i) <=‘1’;24．temp1:=temp1-temp2*2**i;25．Else y(i)<= ‘0’;26．End if;27．End loop;28．Rest <=temp1;29．End process;30．End rtl;5．VHDL程序说明假设要计算Y=A/B，其中 A 和 B 有相同的位数4位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
一、设计目的 (1)
二、设计要求 (1)
三、设计内容 (1)
3.1、除法的实现 (1)
3.2、设计框图 (1)
3.3、功能说明 (1)
3.4、VHDL程序源代码 (2)
3.5、VHDL程序说明 (3)
四、原理图和印刷板图 (4)
PCB板图 (4)
Protel 原理图 (5)
五、设计结论 (6)
六、设计心得体会 (6)
七、主要参考文献 (7)
一、 设计目的
1. 掌握电子电路的一般设计方法和设计流程；
2. 学习使用PROTEL 软件绘制电路原理图及印刷板图。
二、 设计要求
设计一个四位二进制除法器，具体要求如下：
1. 用键盘输入两个四位二进制数，并用数码管显示输入数。
2．按除法键即显示相除结果。
3. 除数为零时，数码管黑屏，不显示任何内容。
三、 设计内容
1、 设计过程
要想实现四位二进制除法器，必须首先实现除法的功能。
除法实现的方案可以用VHDL 语言实现。
整个四位二进制除法器包括：输入电路，判断电路，除法电路，译码电路和显示电路。
这些电路可以分别进行设计。
2、 设计框图
3．各个模块的功能说明
● 整个四位二进制除法器的实现可以分为以下5个部分：
● 输入电路：输入两个4位2进制数A 和B 。
它是通过连着高电平的8个开关
输入A 商 输入B
余数
判断B 是否为0
除法器
来实现的。
●判断电路：判断B是否为0。
它是通过1个5输入同或门实现的。
如果
B为0，输出端输出高电平，使能端除法器不工作，显示器黑屏。
●除法电路：由VHDL语言实现的。
它实现两个4位2进制数相除，并输出商
y和余数r.
●译码电路：由VHDL语言实现的。
它实现两个4位2进制数相除，并输出商
y和余数r.
●显示电路：将译码器译成的数用数码管显示出来。
4．VHDL程序源代码
除法源代码
1．Library ieee;
2．Use ieee.std_logic_1164.all;
3．Entity divider is
4．Generic (n: integer :=3);
5．Port( a, b : in integer range 0 to 15;
6．y:out std_logic_vector ( 3 downto 0);
7．rest:out integer range 0 to 15;
8．err:out std_logic);
9．End divider ;
10．Architecture rtl of divider is
11．Begin
12．Process (a,b)
13．Variable temp1:integer range 0 to 15;
14．Variable temp2:integer range 0 to 15;
15．Begin
16．temp1:=a;
17．temp2:=b;
18．if(b=0)then err <=’1’;
19．Else err<=’0’;
20．End if;
21．For I in n downto 0 loop
22．If (temp1>=temp2*2**i) then
23．y(i) <=‘1’;
24．temp1:=temp1-temp2*2**i;
25．Else y(i)<= ‘0’;
26．End if;
27．End loop;
28．Rest <=temp1;
29．End process;
30．End rtl;
5．VHDL程序说明
假设要计算Y=A/B，其中 A 和 B 有相同的位数4位。
假设A=“1011”，B=“0011”。
我们希望得到的运算结果是Y=“0011”和余数“0010”。
分析商的计算方法。
首先对A和B进行比较。
如果前者大于后者，则Y为‘1’，然后将A减去B；否则Y=‘0‘；再进入下一行。
当n+1次迭代之后，计算完成，剩下的A就是余数。
让B乘以2的n次幂相当于将B向左移n位，所以新的B矢量比原矢量长n 位。
如果A比新的B更大，则Y（n）取值为1，然后将A减去B（移位后的）；否则Y=0；此后进行新的迭代。
将B乘以2的n-1次幂相当于将B向左移n-1位，，或将刚才计算时用到的值想右移1位。
然后再将它和A比较，重复前面的步骤来决定Y（n-1）是取0还是1。
整个计算过程需要循环进行n+1次上述操作。
第一个使用的是if 语句，另一个使用的是if 和loop语句。
第一种方案是按部就班的进行编码，所以可以看出代码是与算法对应的。
第二种方案更简洁一些，并且更通用（位宽参数是通过第6行的GENERIC来声明的）。
在这两种实现方案中，由于被除数不可以为0，所以在下面的代码中都要检测B是否为0。
仿真结果见下图；
四、原理图和印刷板图
PCB版图
电路原理图
说明：S1、S2输入信号，输入S2的信号经过A2判断，若全为0，则出高电平，使能端除法器不工作，显示器黑屏。
输入的两信号经除法器A1 处理，经VHDL语言实现，输入商Y和余数R。
最后将译码器译成的数用数码管显示出来。
五、设计结论
本设计用一个5输入同或门和一个VHDL编程除法器，实现数据A 除以数据B并输出商Y和余数R的功能，经MAXPLUSE2仿真验证分析，可以实现此功能。
六、设计心得体会
通过本次课程设计，我深深的感受到自己的不足和差距。
在课程设计中对PROTELL99，MAX-PULL2软件的掌握还不是特别的熟练，在以后的学习中应该注重学习此部分内容。
也大量的查阅手册和文献资料，从中了解了一些硬件和软件的用途。
七、参考文献
●任勇峰.。
VHDL硬件描述语言。
北京：国防工业出版社。
2005
●乔序峰译。
VHDL数字电路设计教程。
北京。
电子工业出版社2005
●徐敏。
电子线路实习指导教程。
北京：机械工业出版社，2006
●朱玉正。
EDA技术及应用。
北京：清华大学出版社2005
●童诗白．模拟电子技术基础．北京：高等教育出版社，2002
●张建华．数字电子技术．北京：机械工业出版社，2004
●陈汝全．电子技术常用器件应用手册．北京：机械工业出版社，2005
●毕满清．电子技术实验与课程设计．北京：机械工业出版社，2005
●潘永雄．电子线路CAD实用教程．西安：西安电子科技大学出版社，2002
●张亚华．电子电路计算机辅助分析和辅助设计．北京：航空工业出版社，
2004。