集成电路版图设计软件LASI使用指南
tanner L-edit 软件基本操作知识
四、使用L_edit绘制pmos版图
（2）绘制 N Well 图层 （接前一张）： 选 取 Layers 面板下拉 列表中的 N Well 选 项，使工具被选取， 再从 Drawing 工具 栏中选择工具，在 Cell0 编辑窗口画出 占据横向 24 格纵向 15 格的方形 N Well， 如右图 ：
三、使用L_edit绘制版图
（15）改错、移动对 象：点中多边形， 选择菜单栏中的 “画”，然后“移 动至..”，如右图 设置x为1.000，即 右移一格即可或者 选中多边形后，按 住鼠标中间键不放 向右移动一格也可。 再做DRC检查则无 错误。
四、使用L_edit绘制pmos版图
（1）选取图层：在画面左边有一个 Layers 面板，其中有一个下拉列表， 可选取要绘制的图层，例如，Poly, 则 Layers 面板会选取代表 Poly图层的红 色。在 L-Edit 中的 Poly图层 代表制作 集成电路中多晶硅(Poly Silicon)所需要 的掩膜图样。 本范例绘制 PMOS 布局 图会用到的图层包括(N Well 图层)、 (Active 图层)、(N Select 图层)、(P Select 图层)、(Poly 图层)、(Metal1 图 层)、(Metal 2 图层)、(Active Contact图 层)、(Via 图层)，其各自的绘制
三、使用L_edit绘制版图
（13）修改对象：此 已经无错误
三、使用L_edit绘制版图
（14）绘制多边型： 在长方形 Poly旁间 隔 1 个格点处，选 择 Drawing 工具栏 中的多边形工具， 可利用鼠标左键拖 曳并点出多边型的 端点，单击结束， 如右图
三、使用L_edit绘制版图
（14）设计规则检查 DRC报错，查看 DRC设置，发现两 个相邻poly之间距 离最小为2个 lambda
集成电路设计工具的使用方法及技巧
集成电路设计工具的使用方法及技巧随着科技的不断进步和发展，集成电路设计工具在电子设计领域变得越来越重要。
集成电路设计工具是一种帮助工程师设计和开发集成电路的软件工具，它们可以提供从电路设计到仿真和验证的全套解决方案。
本文将介绍集成电路设计工具的使用方法及技巧，希望能够对广大工程师们提供帮助。
首先，要正确选择合适的集成电路设计工具。
在市场上有许多不同的集成电路设计工具可供选择，如Cadence、Xilinx、Mentor Graphics等。
在选择工具时，需要考虑自己的设计需求、项目规模和预算等因素。
此外，工具的易用性、技术支持和后续升级等也是选择工具的重要参考因素。
建议在选择前先进行试用或咨询专家的意见，以确保选择到最适合自己需求的工具。
其次，熟悉集成电路设计工具的基本功能和界面。
每种集成电路设计工具都有自己独特的界面和操作方式，因此要充分了解工具的基本功能和操作方法，才能高效地使用它们进行设计工作。
可以通过查阅使用手册、观看视频教程或参加培训课程等方式来快速学习掌握工具的基本操作。
同时，要始终关注工具的最新版本和更新，及时学习和应用新功能，以提高自己的设计效率和成果。
第三，合理规划电路设计的流程。
在开始集成电路设计之前，要先进行详细的规划和准备工作。
首先，要明确设计目标和需求，根据需求确定电路的功能、参数和性能等指标，并进行初步的设计概念和架构的确定。
然后，可以利用集成电路设计工具进行电路的详细设计和验证。
在设计过程中，要注意遵循规范和标准，确保设计的可靠性和可制造性。
此外，还应合理分配时间和资源，确保项目的进展和质量。
第四，善于使用集成电路设计工具的辅助功能。
集成电路设计工具通常具有一些辅助功能，可以帮助工程师提高设计效率和准确性。
例如，自动布线功能可以快速优化电路布线，减少信号延迟和功耗；电路库管理功能可以方便地管理和复用已有的电路模块；仿真和验证功能可以帮助工程师在设计之前对电路进行虚拟验证，减少实际制造过程中的错误和调整。
SAKI软件基本操作
1.1.2 放大界面与总览界面的切换 放大界面 左键点击总览界面中的图像。图像以所点击的点为中心被放大。
总览界面 左键点击放大界面的索引画面，返回到总览界面。
放大
左键点击要查看的区域
左键点击索引画面
基本操作
总览界面
放大界面
缩小
图 1-3 总览界面和放大界面
1.1.3 放大界面中的区域移动
左键点击图像，移动要查看的区域。屏幕以所点击的点为中心进行显示。点击图像边缘，返回总览界面。
基本操作
2.1 系统
在系统中设置文件的保存路径、NG类型名称或PCB流向。从图2-1选择系统设置对话框中，按系统按钮。屏幕 显示如图2-2所示的系统对话框。
图 2-2 系统
编程手册
I-13
基本操作
2.1.1 系统内容 下表描述了系统的内容。
选项卡 系统
族1
项目
BF-1 数据 CAD/NC 数据
使用主库 使用全局库 路径 自动备份数据 Internet Explorer 路径
发送图像匹配和 OCR 基准
对使用字符识别算法的情况，在判为 NG 时显示 OK 图像。检查 BF-Monitor 的相同项。
设置忽略检验
设置执行检验
设置块忽略
块忽略
设置执行检验
块编号
勾选设置块编号并输入任意值，修改编辑元件数据对话框左上方的子编号可 以通过进行检查，如图1-10所示。 勾选基准标记编号并登记任意基准标记编号。规定区域内的所有数据均通过 基准标记进行修正。 将规定区域内的所有数据组合为一个数据。 删除规定区域的所有元件数据。 将一规定区域内的所有元件数据的所有检验结果指示为NG。 将规定区域内的所有元件数据的宏名和库名加以统一。 以集合方式设置规定区域内的所有元件数据的检验窗口参数。 将规定区域内的所有元件排除在检验目标之外。 将规定区域内的所有元件指定为检验目标。 将一个给定的子PCB排除在检验目标之外。 将一个给定子PCB指定为检验目标。 输入块编号。
L-edit 版图绘制基础
30
Company name
Application为应用参数的设定： Workgroup用来指定设计组配置文件的路 径和名称；user用来指定设计者配置文件 的路径和名称。 General中编辑选项栏（Editing options） 中Paste to cursor指剪贴板上的图形粘贴到 鼠标指针上；Auto-panning指自动平移窗 口；Active-push rubberbanding指只需要定 义端点就可画出图形。 Toolbars中 Layer icon用于设置层定义区各 图标的尺寸，单位是像素；Drawing为设 定绘图模式。 Recently used file list：表示最近使用的文 件列表。 Keyboard用于设置键盘的热键。 Warning为警告框列表。 UPI为用户编程页面。
4
Company name
L-Edit 使用方法
标题栏 工具栏 位置显 示区
层定义区
鼠标功 能说明
绘图区
状态栏
5
Company name
在L-Edit中，设计是以TDB文件形式存在和保存。TDB 文件可以是版图文件，也可以是文本文件。 TDB文件 由至少一个单元（cell）。 新建文件，缺省情况下打开“cell0”
25
Company name
Import Mask Data：从其它格式导入进TDB 格式。 Export Mask Data：从TDB格式导出成其它 格式。
26
Company name
Replace Setup Information：替换设置 信息，将已有的设计文件的设定（如 格点、图层等） 应用于当前的文件中 。
28
Company name
Instance：创建例化体
Layout(集成电路版图)注意事项及技巧总结
Layout主要工作注意事项●画之前的准备工作●与电路设计者的沟通●Layout 的金属线尤其是电源线、地线●保护环●衬底噪声●管子的匹配精度一、l ayout 之前的准备工作1、先估算芯片面积先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。
2、Top-Down 设计流程先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。
3、模块的方向应该与信号的流向一致每个模块一定按照确定好的引脚位置引出之间的连线4、保证主信号通道简单流畅，连线尽量短，少拐弯等。
5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的电源电压不一致。
6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。
二、与电路设计者的沟通搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。
（2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。
（3）电路中MOS管，电阻电容对精度的要求。
（4）易受干扰的电压传输线，高频信号传输线。
三、layout 的金属线尤其是电源线，地线1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移更容易产生。
2、避免天线效应长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。
解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。
模拟集成电路设计软件使用教程
模拟集成电路设计软件使用教程模拟集成电路设计软件实验教程月4年20061目录实验一自上而下(Top-Down)的电路设计 (3)Lab 1.1 启动软件 (3)Lab 1.2 自上而下的系统级仿真 (3)Lab 1.3 电路图输入 (7)Lab 1.4 模块的创建 (10)Lab 1.5 电源的创建 (12)Lab 1.6 建立运放测试电路 (14)实验二使用Spectre Direct进行模拟仿真 (17)Lab 2.1 运行仿真 (17)Lab 2.2 使用激励模板 (28)Lab 2.3 波形窗的使用 (32)Lab 2.4 保存仿真状态 (36)Lab 2.5 将仿真结果注释在电路图窗口 (37)2实验一自上而下(Top-Down)的电路设计Lab 1.1 启动软件实验目的:掌握如何启动模拟电路设计环境.实验步骤:1.进入Linux界面后,点击鼠标右键,选中New Terminal,则会弹出一个交互终端.2.进入教程所在目录后,输入命令cd Artist446 (注意:cd后必须有空格;命令行大小写敏感)3.在同一个交互终端内,输入命令icms &,在屏幕底部会出现一个命令交互窗(Command Interpreter Window,CIW).如果出现What's New窗口,可使用File-Close命令关闭.Lab 1.2 自上而下的系统级仿真实验目的:掌握如何对含AHDL模块的模块级设计进行仿真.实验步骤:1.在CIW中选择Tool-Library Manager,会弹出库管理器(Library Manager).2.在库管理器中,用鼠标左键选中training,则cell中会显示出training库中所有的cell;在training 的所有cell中用左键选中peakTestv;用鼠标中键(或右键)打开(open)view中的schematic.将会出现如下图所示的测试电路:3点击左当该模块四周出现一高亮黄色虚线框时,将鼠标置于图中peakDetectv模块上,3.. ,则模块四周线框变为白色实线框键选中该模块EditDesign-Hierarchy-Descend 设置Name将View ,,弹出Descend对话框4.选择:peakDetectv模块的电路图OK.为schematic,然后点击则出现除了电.nmos晶体管和一个电阻,,分析该电路图图中有两个运算放大器,两个二极管一个.编写的语言一种模拟所有其余的器件都是用器件阻和nmos,Verilog-A(HDL) 4使用Verilog-A语言支持自上而下的设计方法.,Design-Hierachy-Descend Edit,在peakDetectv电路图中的Ampv模块5.选中Descend对话框中将View Name设置为veriloga,点击OK.将出现文本编辑窗,可对窗内的文本进行编辑.退出该编辑窗可敲击键盘左上角的Esc键,然后在文本编辑窗中输入:q!,回车即可.Tool-Analog Environment,弹出模拟设计环境仿真在电路图窗口选择(Analog6.Design Environment Simulation)窗口,同时可再次弹出peakTestv电路图.7.在该仿真窗口中选择Setup-Simulator/Directory/Host;在随后出现的ChoosingSimulator对话框中,将仿真器(Simulator)设置为spectre,点击OK.8.在该仿真窗口中选择Setup-Model Libraries,弹出模型库建立(Models Library Setup)对话框;如图,在该对话框的Model Library File中如图输入后,点击Add,然后OK.图标,弹出Choosing Analyses框点击9.在该仿真窗口中,Choose Analysest;如图所示,选择tran和Enabled,截止时间写入390u;然后点击OK5Outputs-T o Be并在仿真窗口中选择peakDetectv的电路图,410.如步骤所示,打开左键选中图中,Plotted-Select On Schematic.按照电路图窗口底部的命令行提示这些被选中的连线会以特殊的的管脚相连的连线,vcontrol与标有vinput,vcap和.颜色显现出来注意在仿真窗口输出部分的更新信息是否如.点击Esc键将鼠标置于电路图窗口中11.,I54/vcontrol.vcontrol的名字是:下图所示信号或者可以点击右侧,Simulation-Netlist and Run12.在仿真窗口中选择开始仿真 6 图标,仿真成功后会自动输出如下曲线:Netlist and Run13.退出仿真窗口,选择Session-Quit.14.退出电路图窗口,选择Windou-Close;在弹出的Save Change 框中点击No.15.在被仿真环境激活的窗口中,选择File-Close Window,退出仿真环境.Lab 1.3 电路图输入实验目的:掌握如何创建一个库,如何创建一个双极CMOS(Bi-CMOS)运算放大器.实验步骤:1.在CIW窗口中,选择File-New-Library;在弹出的New Library 框中,确认Directory下的路径被设置为~/Artist446(~可以被扩展为绝对路径),并选择Don't need atechfile,如图所示:。
L-Edit实验指导书[1]
![L-Edit实验指导书[1]](https://img.taocdn.com/s3/m/3fb4a22d376baf1ffc4fad8b.png)
MEMS原理实验(L-Edit)指导书电子信息科学与技术前言近年来，集成电路设计的发展非常迅速，许多设计必须借助于计算机辅助设计软件来完成，而大部分软件是在工作站上执行的，虽然其功能强大，但是价格昂贵，不利于初学者学习使用。
目前，在个人电脑上开发的Tanner Pro工具为用户提供了完整电路设计的环境，为初学者进入VLSI设计领域提供了帮助。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度，它不仅可以用于传统的集成电路设计，还可以用于MEMS版图设计，具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能，图形处理速度快、编辑功能强、通俗易学、使用方便，很适用于个人进行集成电路设计或其它微细图形加工的版图设计工作。
将其作为《MEMS原理》课程的实验课程，旨在通过对L-edit学习，掌握版图设计的基本流程。
实验一L-Edit的使用一、实验目的1、了解TANNER Pro软件的构成及其功能；2、熟悉版图设计工具L-Edit的使用环境；3、掌握L-Edit的使用方法；二、基本原理1、版图设计的概念：版图设计是创建器件或者系统的工程制图的物理描述过程，而这一物理描述遵守有制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。
2、TANNER Pro简介Tanner Tools Pro是一套集成电路设计软件，包含S-Edit, T-Spice, W-Edit, L-Edit 与LVS,各软件的主要功能整理如表1所示。
Tanner Pro 的设计流程如图1所示。
将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。
Ledit使用快速入门指南(IC设计)
LEDIT 快速使用说明
1、双击运行LEDIT。
EXE
2、界面如下，点击放大
3、界面如下，点击File
]
3、界面如下，点击Input Mask Data
4、界面如下，点击Browse
5、界面如下，点击待看文件
6、界面如下，点击Smee掩模布局.gds, 点击打开
7、界面如下，点击Import, 点击OK
8、继续点击OK，界面如下，
继续点击否，界面如下，
按Home键
选择所要看的区域，按键盘中的上、下、左、右键！键盘如下图
当选择选择完所要看的区域后，按+键为放大，按-键为缩小！键盘如下
End Delete Page Down
↑
←
↓ → Num / * -
+
9
8 ↑
7
如果有按错的时候，请按Home键回复原来的图形可以选择不同的Cell，如下图
选择要看的Cell, 点击OK！即可。
比如点击thy025,OK界面如下图
Smee掩模布局.gds的制造Cell为5500 Reticle。
0180显示.tdb打开方法：
双击运行LEDIT。
EXE
界面如下，点击Open
选择0180xianshi.tdb，OK
点击Cell,再点击Open
]
选择PSM Cell,OK
放大
点击Home！
可以如上所述，按上、下、左、右键移动、+、-放大、缩下。
如有错误，按Home键回复！。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路版图设计软件----Lasi操作指南
梁竹关
云南大学信息学院电子工程系，zhgliang@
1 概述
Lasi是一个集成电路版图设计的软件，可以应用它来画出集成电路原理图、设计集成电路的版图。
该软件支持层次设计的思想，上层设计目标可以调用下层设计好的对象，通过一级级（RANK）调用，最终设计出庞大复杂的集成电路版图。
一、软件功能模块
1、设置
（1）不同的图案代表不同物质层
（2）几何尺寸设置
2、输入图案
3、编辑图案
4、设计规则检查（DRC）检查
5、电气规则检查（ERC）LVS
6抽取电路及参数（用于后仿真）
二、下载与安装
进入网址/，发现LASI，如图2.1所示，点击它。
图2.1 LASI下载地址
下载后，双击图标LASI进行安装，如图2.2所示。
图2.2 准备安装LASI
接着根据提示安装。
图2.3 安装步骤之一
安装成功后，在安装路径下新建一个子目录，并把图2.4所示的选项Copy到该子目录下，并把Rules文件夹中的文件copy到该子目录下。
图2.4 copy文件三、按键与功能
（一）屏幕上方按键
1、视图
2、编辑
3、系统功能
（二）屏幕右方按键
四、图形文字输入与编辑
（一）图形文字输入
图3.1 Lasi及Attr的界面
如上图3.1所示Menu1和Menu2（按鼠标右键可以在Menu1和Menu2之间选择）提供图形文字输入及编辑等的按键。
1、用Attr按键设置表示器件和互联线的图形
设计集成电路版图时采用一些不同颜色、不同尺寸、不同填充线条的方框代表管子和边线，利用Attr选项可以改变各个表示层的颜色、大小、填充线条。
如图3.1所示，CONT表示管子与METAL 1的连接孔。
当打开Attr时，选中CONT后，用color选项改变表示CONT的方框颜色，用Fill改变CONT的填充线条类型，用Dash选项改变CONT方框边的线条类型。
PWEL表示P阱工艺中的P阱
NWEL表示N阱工艺中的N阱
ACTV表示有源区
PSEL表示P掺杂区
NSEL表示N掺杂区
POL1表示多晶硅，用做栅极；
MET1表示第一层金属
VIA1表示第一层金属与第二层金属之间的连接孔
MET2表示第二层金属
假如Attr界面中的每一层物质层出现的都是0值，如下图3.2所示，用import选项把Lasi 包中给的版图或电路图拉到Lasi程序运行窗口中来就可以。
图3.2 各物质层都是0值
2、设置网格和拖动鼠标时的尺寸
用Cnfg设置网格和拖动鼠标时的尺寸，如图3.3所示。
图3.3 Cnfg界面
Dot Grids用以改变网格点间的尺寸，Working Grids 用以改变拖动鼠标时的最小尺寸。
选中Grid时可以有网格点，否则没有。
3、图形输入示例
单击Add，然后Obj，双击BOX，（表示要画一个方框），然后Layr（如果用Tlyr选项则可以在画出的图形上加上文字去说明图形的名称），选中需要画的图形名称，如NSEL，如图 3.4所示，然后单OK，然后在窗口上拖动就可以画出一定尺寸的图形，如图3.5所示。
采用同样的步骤画出其它图形。
图3.4 Layr
3.5 画NSEL图形
4、文字输入示例
画版图时，需要把元器件的名称、参数值，联线的名称、结点名称表示出来，用text有关的按键可能把这些表示出来。
单击Add，然后Text，然后把鼠标对准需要添加文字的地方点一下，在弹出来的对话框中输入需要添加的文字就可以了，如图3.6所示。
3.6 文字输入
（二）图形及文字编辑
1、选取需要编辑的对象
用Get、Fget和Cget都可以选取需要编辑的对象（Tget选取需要编辑的文字），但它们能够选取到的范围有区别。
鼠标拖到哪里，Get才能选取到那里；只要鼠标拖动图形的部分，Fget便可以选取到该图形全部；Cget选取一个CELL。
2、撤消选取对象
用Put、Fput、Cput和Tput撤消选取，相应于Get、Fget、Cget和Tget用法，Put、Fput、Cput和Tput能够撤消的范围也是不同的。
四、DRC检查
LASI最上面的按键提供视图选择，如放大、缩小等，但System按键提供了DRC检查和电气规则检查选项，如图4.1所示
图4.1 System
LASI的文件有tlc后缀名（自动生成的），用Import可以把储在其它地方的tlc文件引进来，这样才可以在LASI窗口下看到这些文件的图形表示样子，同样用Export可以把LASI窗口中的文件拉到其它地方去。
版图设计规则规定了图形间的尺寸要求。
Rules中图示了版图设计的一些图形间的尺寸要求，如果在LASI窗口中看不到这些文件，就用Import把它们拉到LASI运行窗口中来。
当画好版图以后，用System中的LasiDrc选项进行版图设计规则检查，而电气规则检查用LasiCkt。
用LasiDrc时，需要进行设置。
点中LasiDrc时，会有图4.2所示的运行小窗口，再点小窗口中的Setup，就会得到设置DRC检查的对话框，如检查的文件名称（Name of Cell to DRC），设计规则文件名称（Name of Check File）。
当设置好后，按OK。
图4.2 DRC
六、GdsII
当设计好版图以后，需要把tlc文件转换成Gds文件后再发送到集成电路芯片生产厂家去流片，System中的Tlc2Gds选项便可以实现该需要。
如图5.1所示。
图5.1 GDS。