CMOS闩锁效应

提纲

1、闩锁效应

闩锁效应是指CMOS 器件所固有的寄生双极晶体管被触发导通，在电源和地

之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路

2、闩锁效应机理

2.1 器件级别上

图 1 CMOS 结构图

如图1所示，CMOS发生闩锁效应时，其中的NMOS的有源区、P衬底、N 阱、PMOS的有源区构成一个n-p-n-p的结构，即寄生晶体管，本质是寄生的两个双极晶体管的连接。P 衬是NPN 的基极，也是PNP 的集电极，也就是NPN 的基极和PNP的集电极是连着的；N阱既是PNP的基极，也是NPN的集电极。再因为P衬底和N阱带有一定的电阻，分别用R1和R2来表示。

当N阱或者衬底上的电流足够大，使得R1或R2上的压降为0.7V，就会是Q1或者Q2开启。例如Q1开启，它会提供足够大的电流给R2,使得R2上的压降也达到0.7V，这样R2也会开启，同时，又反馈电流提供给Q1,形成恶性循环，最后导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET 的沟道，这样栅压就不能控制电流1。

2.2 集总元件上

图1 中的寄生晶体管连接关系可以用集总元件来表示，如图2 所示，其结构实际上是一个双端PNPN 结结构，如果再加上控制栅极，就组成门极触发的闸流管。该结构具有如图3 所示的负阻特性，该现象就称为闩锁效应（闩锁本是闸流管的专有名词）。即双端PNPN吉在正向偏置条件下，器件开始处于正向阻断状

态，当电压达到转折电压V BF时，器件会经过负阻区由阻断状态进入导通状态. 这

种状态的转换，可以由电压触发（l g=O），也可以由门极电流触发（l g工0）。门极触发大大降低了正向转折电压。

从上图可以推导出如下的关系

其中，和5 分别是PNP和NPN共基极增益,

对上式进行调整，得到如下关系：

co是集电极饱和电流

其中

在低阻抗时，l co/l t可以忽略，另，在一般情况下, a丄十口|| = i十0丄&丄+；af||

或者

內0产1 + 0血（內+ 1）+ < |5|W1+ 1）I t 0,可以发现

(3 a)

(3b)

其中

图2 PNPN双端器件

ft

代表R w和R s在阻止闩锁上起的作用，=1表示所有的发射极电流都绕过电

阻，也就是没有闩锁效应发生。在有载流子产生的情况下，在（2）式右边添加

上1 GENERATION / 1 t 。

两个寄生晶体管工作时，形成正反馈电路，加深可控硅导通，造成的结果在器件级的描述一样，一股大的电流将由电源流向接地端，导致一般正常电路工作中断，甚至会由于高电流散热的问题而烧毁芯片

3、闩锁效应与器件参数的关系

3.1尺寸和浓度

根据先前论文3得知，器件尺寸越小，越容易发生闩锁效应，因为尺寸越小, 基区宽度越小，电流放大系数越高，根据一般的闩锁效应发生的条件

n p 1，越容易满足这个条件。在浓度上，由前面的论述可知，R越小，越不容易发生闩锁效应，所以重掺杂可有效的减小闩锁效应的发生。

3.3器件的结构

SOI结构有效的阻止了电子和空穴从源到地之间的通路，能从根本上消除闩锁

的发生。

Retrograded Well，倒阱，用高能离子注入将杂质打入阱底部，使得阱底浓度

最高，阱表面浓度最低，高浓深阱可以有效的增加复合，减少到达底部的电子浓度。

4、闩锁效应触发条件

4.1产生条件

①电路要能进行开关转换，其相关的PNP结构的回路增益必须大于1。

②必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长。以使通

过阻塞结的电流能达到定义的开关转换电流的水平。一般来说，双极管的导通都

是由流过一个或两个发射极/基极旁路电阻的外部激发电流所引起的。

③偏置电源和有关的电路，必须能够提供至少等于PNP结构脱离阻塞态所需的开关

转换电流和必须能提供至少等于使其达到闩锁态的保持电流。

4.2 触发方式

①输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然后再使

第二个双极型晶体管导通。当流入寄生PNP结构的总电流达到开关转换电流时，闩锁就发生。

②当流过阱一衬底结的雪崩电流、光电流及位移电流，同时通过两个旁路电阻

R W、R s时，旁路电阻较大的晶体管先导通。然而要使闩锁发生，第二个双极型晶

体管必须导通。同时通过PNP结构的总电流必须达到开关转换电流。

③穿通、场穿通或漏结雪崩的电流，给PNP结构的电流达到取消被激发晶体

管旁路电阻形成的三极管结构计算的开关转换电流时，至少会发生瞬时闩锁，若总电流也能达到四极管结构开关转换电流，即闩锁将维持下去4。

5.HPM 定义

脉冲功率从100MW到10GW,或平均功率为1MW以上；频谱范围从300MHz 到

30GHz

典型的HPM 的电磁脉冲如下图所示。包络线里面的小脉冲的持续时间小于1 个纳秒，包络线的持续时间从10ns到100s之间5。UWB也包含在HPM中，论文［1］中使用的EMI 功率很小，只有3.55w。

6.HPM 激发闩锁效应的机理

在论文［1］中，作者认为HPM使得CMOS结构中产生过剩载流子，属于4.2 给出的触发条件3,即过剩载流子流入N阱或者P衬底，从而触发其中一个晶体

管的开启。这个过剩载流子怎么产生作者没有明说，我个人认为是HPM作用下，结处产生雪崩击穿，产生大量的电子空穴对。［1］中HPM的其中一个参数是1.23Ghz,最高给出25.5dBm,按照公式dBm=10log［功率mw］来计算，功率很小，结