山东大学数字电子技术期末试卷及答案.
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术期末考试题含答案
.z."数字电子技术"考试试卷〔第一套〕课程号2904025035考试时间 100 分钟一、填空题〔共28分〕1、〔2分〕〔5E.8〕H ＝〔 94.5 〕D ＝〔 10010100.0101 〕8421BCD 。
2、〔2分〕逻辑函数L =+ A+ B+ C +D =〔 1 〕。
3、〔2分〕由传输门构成的电路如以下图所示，当A=0时，输出L= B 。
4、〔2分〕三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。
5、〔3分〕A/D 转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D 转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比拟型A/D 转换器和逐次比拟型A/D 转换器的相对速度进展比拟，转换速度最快的是_并行比拟型A/D 转换器__。
6、〔2分〕集成优先编码器CD4532〔功能表见后〕正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、〔3分〕集成数据选择器74HC151构成的电路如以下图所示，则其输出Y= ABC BC A C B A ++⋅⋅ 。
〔注：不需化简〕8、〔3分〕*PLA 电路如以下图所示，其输出逻辑函数表达式*=适用专业年级〔方向〕： 应用物理、电信科技2010级考试方式及要求：闭卷笔试题 号 一二三四五六七 总分 得 分 阅卷人. z. 6分L D ABC=+4分四、〔16分〕在举重比赛中有A、B、C三名裁判，A为主裁判，B、C 为副裁判。
当两名或两名以上裁判〔且必须包括A在〕认为运发动上举杠铃合格时，按动电钮可发出裁决合格信号〔即输出Z为1〕。
请设计该三输入的组合逻辑电路。
要求：〔1〕列出真值表；〔2〕写出逻辑函数的最简与或式；〔3〕用与非门实现该电路，画出电路图；〔4〕用3线8线译码器74HC138实现该电路，画出电路图。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
《数字电子技术》期末考试试卷附答案
《数字电子技术》期末考试试卷附答案一、填空题（共10空，每空3分，共30分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题 (选择一个正确的答案填入括号内，每题4分，共40分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A.通过大电阻接地（>1.5KΩ） B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
A. 并行A/D转换器 B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A. 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、分析下列电路。
（30分）1、写出如图1所示电路的真值表及最简逻辑表达式。
数字电子技术期末考试试题及答案(试卷一)
、 代入规则 对偶规则 反
演规则
、
。
5、为 了 实 现 高 的 频 率 稳 定 度 ， 常 采 用 石英晶体
振荡
器 ； 单 稳 态 触 发 器 受 到 外 触 发 时 进 入 暂稳态 态
6、同步 RS 触发器中 R、S 为 高 电平有效，基本 R、S 触发器中 R、S
为低
电平有效
7、在进行 A/D 转换时，常按下面四个步骤进行， 采样 保持 量化 编
码、
、
、。Βιβλιοθήκη 二、选择题（每题 1 分，共 10 分）
1、有八个触发器的二进制计数器，它们最多有（
）种计数状态。
A、8； B、16； C、256； D、64
2、下列触发器中上升沿触发的是（ ）。
A、主从 RS 触发器；B、JK 触发器；C、T 触发器；D、D 触发器
3、下式中与非门表达式为（ d ），或门表达式为（a ）。
数字电子技术期末考试试题及答案（试卷一）
目录
数字电子技术期末考试试题及答案（试卷一） ........................................................................... 1 一、填空题（每空 1 分，共 20 分）.............................................................................................2 二、选择题（每题 1 分，共 10 分）.............................................................................................2 三、判断（每题 1 分，共 10 分）：...............................................................................................3 四、数制转化（每题 2 分，共 10 分）：.......................................................................................3 五、逻辑函数化简（每题 5 分，共 10 分）：...............................................................................3 六、分析电路：（每题 10 分，共 20 分）.....................................................................................4 七、设计电路（共 10 分）.............................................................................................................4 试题答案（一）...............................................................................................................................5
数字电子技术试题库及答案
数字电子技术期末试题库一、选择题：A组：1. 如果采用偶校验方式，下列接收端收到的校验码中，（A ）是不正确的A、00100B、10100C、11011D、111102、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B ）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和3、在下列逻辑电路中，不是组合逻辑电路的是（ D ）A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是（D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、55 5定时器不可以组成 D 。
A.多谐振荡器B.单稳态触发器C.施密特触发器D. JK触发器6、编码器（A ）优先编码功能，因而（C ）多个输入端同时为1。
A、有B、无C、允许D、不允许7、（D ）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是（ A ）电路A、并行比较型B、串行比较型C、并一串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是A. J-K触发器B. R-S触发器C. D触发器D. T触发器10、（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是 ------------------------ （A ）A.二进制B.八进制C.十进制D.十六进制2、十进制数6在8421BCD码中表示为 -------------------------------- （B ）A.0101B.0110C. 0111D. 1000 3、在图1所示电路中，使丫二A的电路是①J-I4、接通电源电压就能输出矩形脉冲的电路是 ----------------------------- （D ）A.单稳态触发器B.施密特触发器C. D触发器D.多谐振荡器5、多谐振荡器有----------------------------------------------------- （C ）A.两个稳态B. 一个稳态C.没有稳态D.不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是——（D ）A.与门B.与非门C.或非门D.异或门H I -------- 1 I--------------7、下列电路中属于时序逻辑电路的是------------------------------------- （B ）A.编码器B.计数器C.译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---- （A ）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路----------------------------------------------------- （C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-------------------------------- （A ）C组：1. 十进制数25用8421BCD码表示为A 。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
数字电子技术基础期末试题及答案
数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。
在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。
）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是[ ]①20 ②22③21 ④232. 三变量函数()BCACBAF+=,,的最小项表示中不含下列哪项[ ]①m2 ②m5③m3 ④m73.一片64k×8存储容量的只读存储器（ROM），有[ ]①64条地址线和8条数据线②64条地址线和16条数据线③16条地址线和8条数据线④16条地址线和16条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是[ ]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④两种状态都没有输出电阻5.以下各种ADC中，转换速度最慢的是[ ]①并联比较型②逐次逼进型③双积分型④以上各型速度相同6. 关于PAL器件与或阵列说法正确的是[ ]①只有与阵列可编程②都是可编程的③只有或阵列可编程④都是不可编程的7. 当三态门输出高阻状态时，输出电阻为[ ]①无穷大②约100欧姆③无穷小④约10欧姆8.通常DAC中的输出端运算放大器作用是[ ]①倒相②放大③积分④求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ]①16 ②32③162④21610.一个64选1的数据选择器有（）个选择控制信号输入端。
[ ]① 6 ②16③32 ④64二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。
4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。
5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。
三、 简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。
四、分析题（25分）1．8选1数据选择器CC4512的逻辑功能如表4.1所示。
试写出图4.1所示电路输出端F 的最简与或形式的表达式。
（9分）表4.1 CC4512功能表2. 如图4.2电路由CMOS 传输门构成。
试写出输出端的逻辑表达式。
（8分）图4.23． 试分析图4.3所示时序电路。
（8分） (1) 该电路是同步的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。
五、设计题（30分）1． 设计一个PLA 形式的全减器。
设A 为被减数，B 为减数，C 为低位借位，差为D ，向高位的借位为CO 。
完成对PLA 逻辑阵列图的编程。
（10分）图5.1 PLA 逻辑阵列图2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz ，占空比等于60％，积分电容等于1000 pF 。
（10分） （1）画出电路连接图； （2）画出工作波形图； （3）计算R 1、R 2的取值。
3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。
要求计数器必须包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。
74161的功能表如下，可以附加必要的门电路（10分）图5.2试卷A_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. ②2. ①3. ③4. ①5. ③6. ①7. ①8. ④9. ④ 10. ①二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
） 1． ∑m(2,4,6,7,9,11,12,13,15)∑m(1,5,7,10,12,14,15) ∏M(1,5,7,10,12,14,15) ∏M(0,2,3,4,6,8,9,11,13) 2． PLA, PAL, GAL, CPLD 等 3． 8， 2， 2-44． ±21， +15． T=J=K ， D=J=K五、 简答题（每小题5分，共10分）1．证：右=)C A (B )C C A (B )A A (BC C AB +=+=++ 左=)C A (B BC AB +=+=右， 证毕！2．特征方程：nn1n Q K Q J Q +=+ （1分） 状态转移真值表： （2分）状态转移图： （2分）J=1，K=×J=× K=0四、分析题（25分）1．（9分）解：根据数据选择器的工作原理，由图可得：分）分）4(DC C B C A 5(1C AB 1C B A 1C B AD C B A F ++=•+•+•+•=2．（8分） 解：F 1=A （4分） F 2=AB （4分）3．（8分） 解：（1）是异步的。
（2分） （2）由图可得电路得状态方程为：（6分）↓•=↓•=↑•=+++2n 31n 31n 21n 2n 11n 1Q Q Q Q Q Q CP Q Q由状态方程可得状态转移表如下：由状态转移表可画出状态转移图：功能：8进制计数器。
五、设计题（30分）1．（10分）解：由题意可得真值表为：（3分）卡诺图为：（3分）编程图为：（4分）2．（10分）解：（1）电路连接图如下：（4分）（2）电路工作波形图如下：（3分）V32V31（3）t w1=0.7(R1+R2)C （3分）tw2=0.7R2C由题意：500/1CR7.0)RR(7.0221=++6.0R2RRRCR7.0C)RR(7.0C)RR(7.0212122121=++=+++解得：R2=2R1R1=571.4Kω, 则R2=1142.9 Kω3．（10分）解：设计电路如下图：试题B一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. 将十进制数（3.5）10转换成二进制数是[ ]①11.11 ②10.11③10.01 ④11.102. 函数()B A A F ⊕=的结果是 [ ] ①AB ② B A ③B A ④ B A3. 一片2k ×16存储容量的只读存储器（ROM ），有[ ]个字节 ①2000 ②4000 ③2048 ④40964. 下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5. 在ADC 工作过程中，包括保持a ，采样b ，编码c ，量化d 四个过程，他们先后顺序应该是 [ ]① abcd ② bcda ③ cbad ④ badc6. 第一种具有实用意义的可编程器件是 [ ] ① PAL ② GAL ③ CPLD ④ FPGA7. 可以直接现与的器件是 [ ]① OC 门 ② I 2L 门 ③ ECL 门 ④ TTL 门8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ ] ① 1：3 ② 1：4 ③ 1：5 ④ 1：69. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ ] ① 4 ② 5③ 6 ④ 7 10. 芯片74LS04中，LS 表示 [ ]① 高速COMS ② 低功耗肖特基 ③ 低速肖特基 ④ 低密度高速二、填空题（把正确的内容填在题后的括号内。
每空2分，共30分。
）1. 如图1所示电路，有2REF 1REF V V >。
当输入电压1REF I V v >时，输出电压为 ，当输入电压2REF I V v 〈时，输出电压为 。
图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。
3．4位DAC 中，基准电压=10V ，D 3D 2D 1D 0=1010时对应的输出电压为 。
4．D 触发器的状态方程为 ；如果用D 触发器来实现T 触发器功能，则T 、D 间的关系为 ；如果要用D 触发器来实现J-K 触发器功能，则D,J,K 三者关系为 。
5．为了构成8K×32bit 的RAM ，需要 块2K×8bit 的RAM ，地址线的高位作为地址译码的输入。
6. PAL 由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。
7. 要构成17进制计数器最少需要 个触发器。
8．由555定时器构成的单稳触发器，输出脉宽T W ≈ 。
三、分析题（共30分）1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD 码（0123A A A A ），为了使数码管显示出相应输入，则给出译码器7段输出（abcdefg ）真值表，如果使用四位地址线的PROM 实现该功能，画出阵列图。
（7分）图 22. 通过时序图分析如图3电路的功能，已知输入是周期方波。
（7分）图33. 分析图4所示时序电路。
（8分） (1) 该电路是同步的还是异步的？A 0A 1A 2 A 3ab c d ef g译码器(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。
图44. 给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。
（8分）图 5四、设计题（每题10分，共20分）1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A 为被减数，B 为减数，CI 为借位输入，F 为差，CO 为借位输出）2．设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X 1和X 2一致时，输出才为1，其余情况输出为0。
试卷B_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. ④2. ③3. ④4. ③5. ④6. ①7. ①8. ②9. ② 10. ②二、填空题（把正确的内容填在题后的括号内。
每空2分，共30分。
） 1、V I ，V REF2 2、1个 3、-6.25V4、D Q 1n =+,n nQT Q T D +=,nnQ K Q J D +=5、16，26、 与，或，输出反馈，或7、 58、1.1RC三、分析题（共30分）1、解： 列出真值表：数字 a b c d e f g 0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 0 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 911111阵列图2、解：电路功能是对时钟四分频，其时序图为3（1） 电路是异步电路 （2） 驱动方程⎩⎨⎧==⎪⎩⎪⎨⎧==⎪⎩⎪⎨⎧==1K 1J 1K Q Q J 1K Q J 332n 3n 121n 21状态方程⎪⎩⎪⎨⎧↓=↓=↓=+++n 1n 31n 3n1n 2n 31n 2n 1n 21n 1Q .Q Q CP .Q Q Q Q CP .Q Q Q输出方程n n Q Q Z 13=状态转移表 n nn Q Q Q 123111213+++n n n Q Q QZ 有效态000 001 0 001 110 0 110 100 0 100 101 0 101000 1 偏离态 010 000 0 011 100 0 1110001状态转移图000Q 3Q 2Q 1001110101 111 010100 0114、解：放电回路等效 充电回路等效四 设计题1、 解：先列功能表A B CI F CO0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1写出F 和CO 的最小项表达式ABCI CI B A CI B A CI B A ABCI CI B A CI B A CI B A F =+++=ABCI CI B A CI B A CI B A ABCI CI B A CI B A CI B A F =+++=画电路图：2、 解：由于只有两个状态，所以只需要一位触发器，设S0为Q=0，S1为Q=1，列出状态转移图：S0S101/0，10/0 00/1 11/101/0 10/000/0，11/0X 1X 2/Z1X 2X nQ1+n Q Z0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 01 1 0 0 0 0 0 0 0 0 1 0 1 1画出卡诺图：00 1 1 0 0 0 101 X 1X 2Q1 1 011 10 Q n+100 0 1 0 0 0 101 X 1X 2Q 0 1 011 10 Z写出状态方程和输出方程：121211X X X X X Q n =+=+⊙2X 1(X Z =⊙nQ X )2画出电路图：试题C一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ] ① 20 ② 22 ③ 21 ④ 232. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m73.一片64k ×8存储容量的只读存储器（ROM ），有 [ ] ①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中，转换速度最慢的是 [ ] ① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ] ① 只有与阵列可编程 ② 都是可编程的 ③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 [ ] ① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ] ① 倒相 ② 放大 ③ 积分 ④ 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ] ① 16 ② 32 ③ 162 ④ 21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。