数字逻辑与数字电路总复习典型题
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑期末复习题(DOC)
CB AC B A ABC C B A C B A ABC ⋅⋅=++=一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ． C AB F += C ．C A AB F += D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D C B A F +++= B ． D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。
A． 0100100 B．1100011 C． 1011011 D．0011011二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。
数电复习资料
数电复习资料数电总复习（⼀）选择1. 逻辑函数的最简结果为A. B.C. AB+D. （）解：A2.下列函数中等于A的是A. A+1B.C. D. A（A+B）（）解：D3. 下列逻辑代数运算错误的是A. A+A=AB. AC. A·A = 1D. A+（）解：C4. 下列逻辑代数运算错误的是：A. AB. A+1=AC. AD. A+0=A（）解：B5. 在对⼗进制数进⾏的8421码编码时，对应关系错误的是：A. 1B.C. 0D. 8（）解：B6.摩根定律（反演律）的正确表达式是：A. B.C. D. （）解：D7. 指出四变量A、B、C、D的最⼩项应为A. B.C. D. （）8.逻辑式A+AB+ABC+A C，化简后为A. AB. BC. ABD. 以上各项都不是（）解：A9. 由开关组成的逻辑电路如图所⽰，设开关A、B分别有如图所⽰为“0”和“1”两个状态，则信号灯L亮的逻辑式为L＝AB＋B. L＝＋ABC. L＝＋D. 以上各项都不是（）解：C10. 逻辑式F＝可变换为A. F＝B.C. D. 以上各项都不是（）解：C11. 在数字电路中，晶体管的⼯作状态为：A. 饱和B. 放⼤C. 饱和或放⼤D. 饱和或截⽌（）解：D12.逻辑电路如图所⽰，其逻辑函数Y的表达式式为：A.B.C.D. （）解：C13. 已知F=AB+CD，选出下列可以肯定使F = 0的情况：A. A = 0，BC = 1B. B = C = 1C. C = 1，D = 0D. AB = 0，CD = 0 （）解：D14. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“1”的时刻应是 t1t2t3D. 以上各项都不是（）解：C15. 如图所⽰正逻辑TTL各电路中，电路输出处于⾼电平的有（a）（b）（c）（d）（）解：（a）16. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“0”的时刻应是t1t2t3D. 以上各项都不是（）解：C17. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“0”的时刻应是t1t2t3D. 以上各项都不是（）解：B18逻辑图和输⼊A，B的波形如图所⽰，分析在t时刻输出F为1“1”“0”任意以上各项都不是（）解：A19. 图⽰逻辑电路的逻辑式为A.B.C. A+BC20. 逻辑符号如图所⽰，其中表⽰“与⾮”门的是（）解：（d）21. 逻辑电路如图所⽰，当输⼊A=“0”，输⼊B为正弦波时，则输出F应为“1”“0”正弦波D. 以上各项都不是（）解：A22. 逻辑图和输⼊A，B的波形如图所⽰，分析在t时刻输出F为1“1”“0”C. 不定D. 以上各项都不是（）解：B23. TTL三态输出“与⾮”门电路的输出⽐TTL“与⾮”门电路多⼀个状态是A. ⾼电平B. 低电平C. ⾼阻24. 逻辑电路如图所⽰，其功能相当于⼀个门与⾮门C. 异或门D. 以上各项都不是（）解：C25.图⽰逻辑电路为“与⾮”门“与”门“或”门“或⾮”门（）解：A26. 晶体管的开关作⽤是饱合时集—射极接通，截⽌时集—射极断开饱合时集—射极断开，截⽌时集—射极接通饱合和截⽌时集—射极均断开以上各项都不是（）27. 图⽰逻辑符号的状态表为（）A. B. C. D. 以上各表都不是（）解：C28. 逻辑图如图（a）所⽰，输⼊A、B的波形如图（b），试分析在t1瞬间输出F为“1”“0”不定D. 以上各项都不是（）解：B29. 图⽰逻辑电路的逻辑式为A.B.C. AB+CD. 以上各项都不是（）A. B. C. D. 以上各表都不是（）解：B31. 图⽰逻辑符号的状态表为以上各表都不是（）解：C32. 在正逻辑条件下，如图所⽰逻辑电路为“与”门“或”门“⾮”门D. 以上各项都不是（）解：A33. 在正逻辑条件下，如图所⽰门电路的逻辑式为F ABCF A+B+CFF（）解：B34. 逻辑门电路的逻辑符号如图所⽰，能实现F＝AB逻辑功能的是（）（d）以上各项都不是（）解：（a）35. TTL三态输出“与⾮”门电路的输出⽐TTL“与⾮”门电路多⼀个状态是A. ⾼电平B. 低电平C. ⾼阻D. 以上各项都不是（）解：C36. 如图所⽰逻辑电路其逻辑表达式为A. Y=A+BB. Y=（C. Y=D. Y（）解：D37. 组合逻辑电路任何时刻的输出信号与该时刻的输⼊信号及与电路原来所处状态的关系是A. ⽆关⽆关B. ⽆关有关C. 有关⽆关D. 有关有关（）解：C38. 图⽰逻辑电路的逻辑式为A.B.C.D. 以上各项都不是（）解：C39. 在函数K=AB+CD的真值表中，F=1的状态有多少个？A. 2B. 4C. 6D. 7 （）解：D40. 全加器逻辑符号如图所⽰，当A i=“1”，B i=“1”，C i-1=“1”时，C i-1和S 分别为i ?C i = 1 S i = 0C i = 0 S i = 1C i = 1 S i = 1D. 以上各项都不是（）解：C41. ⼋路数据选择器如图所⽰，该电路实现的逻辑函数F等于（多项选择）A．B.C.D. A+B（）解：A ; C42. 逻辑状态表如下所⽰，指出能实现该功能的逻辑部件是A．⼆进制译码器 B．⼗进制编码器C．⼆进制编码器 D. 以上各项都不是（）解：C43. 全加器逻辑符号如图所⽰，当A i=“1”，B i=“1”，C i-1=“0”时，C和S i分别为iC i = 0 01 11 0以上各项都不是（）解：C44. 图⽰为采⽤共阴极数码管的译码显⽰电路，若显⽰码数是2，译码器输出端应为A．a=b=d=e=“1”g=c=f=“0”B．a=b=d=e=g=“0”c=f=“1”C．a=b=c=d=e=g=“1”c=f=“0”D．a=b=d=e=g=“1” c=f=“0” （）解：D45. 采⽤共阳极数码管的译码显⽰电路如图所⽰，若显⽰数码是0，译码器输出端应为a=b=c=d=e=f=g=“0”a=b=c=d=e=f=“0”g=“1”a=b=c=d=e=f=“1”g=“0”D. 以上各项都不是（）解：B46. 逻辑电路如图所⽰，其逻辑功能相当于⼀个A.“与”⾮门B.“异或”门C.“与或⾮”门D. 以上各项都不是（）解：C47. ⼀个16选1的数据选择器（⼗六路数据选择器），其地址输⼊（选择控制输⼊）端有 A．1个 B．2个C．4个 D．8个（）解：C48. 在下列逻辑电路中，不是组合逻辑电路的有A．译码器 B．编码器C．全加器 D．寄存器（）解：D49. ⼋路数据分配器，其地址输⼊端（选择控制端）有A．1个 B．2个C．3个 D. 4个（）解：C50. JK触发器的特征⽅程为：A .B .C .D . （）解：A51在以下单元电路中，具有“记忆”功能的单元电路是：A . 运算放⼤器B . 触发器C . TTL门电路D . 译码器（）解：B52. 特征⽅程中含有约束条件的触发器是：A. 主从RS触发器B. 主从JK触发器C. JK边沿触发器D. D边沿触发器（）解：A53. 对于JK触发器，输⼊J＝0，K＝1，CP脉冲作⽤后，触发器的状态应为A．1 B．0C．不定 D．以上各项都不是（）解：B54. 下列触发器中，没有约束条件的是A．基本RS触发器 B．主从RS触发器G．钟控RS触发器 D．边沿D触发器（）解：D55.下列电路为时序电路的是A. 译码器B. 编码器C. 全加器D. 计数器（）解：D56. 下列电路中，不属于组合电路的是A. 数字⽐较器B. 寄存器C. 译码器D. 全加器（）解：B57如图所⽰时序电路的逻辑功能是A．模8同步加法计数器 B．模8异步减法计数器C．模3异步加法计数器 D．模8双向（可逆）异步计数器（）解：C58. 下列电路中不是时序电路的有A．计数器 B．触发器 C．寄存器 D．译码器（）解：D59. ⼀位8421BCD码计数器⾄少需要触发器的数⽬A．3个 B．4个 C. 5个 D．10个（）解：B60. 异步时序电路和同步时序电路⽐较，其差异在于A．没有触发器 B．没有统⼀的时钟脉冲控制C．没有稳定状态 D．输出只与内部状态有关（）解：B。
数字逻辑及电路复习题及答案
"数字逻辑与电路"复习题第一章数字逻辑根底〔数制与编码〕一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.〔256〕10B.〔127〕10C.〔FF〕16D.〔255〕10 6．与十进制数〔53.5〕10等值的数或代码为 ABCD 。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题〔正确打√，错误的打×〕1. 方波的占空比为0.5。
〔√〕2. 8421码1001比0001大。
〔×〕3. 数字电路中用"1〞和"0〞分别表示两种状态,二者无大小之分。
〔√〕4．格雷码具有任何相邻码只有一位码元不同的特性。
〔√〕5．八进制数〔17〕8比十进制数〔17〕10小。
〔√〕6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
〔√〕7．十进制数〔9〕10比十六进制数〔9〕16小。
〔×〕8．当8421奇校验码在传送十进制数〔8〕10时，在校验位上出现了1时，说明在传送过程中出现了错误。
〔√〕三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
数字逻辑电路复习题
数字逻辑电路复习题1、数制与编码（-21）10 =（ ）10补（78.8）16=（ ）10（0.375）10=（ ）2（65634.21）8=（ ）16（121.02）16=（ ）4（49）10 =（ ）2=（ ）16（-1011）2 =（ ）反码=（ ）补码四位二进制数1111的典型二进制格林码为（ ）2、化简逻辑函数F （A 、B 、C 、D ）=∏M （0、2、5、7、8、10、13、15）。
3、说明同步时序逻辑电路的分析步骤。
4、说明什么是组合逻辑电路。
5、说明什么是Moore 型时序逻辑电路。
6、完成下列代码之间的转换：（1）（0101 1011 1101 0111.0111）8421BCD ＝（ ）10；（2）（359.25）10＝（ ）余3；（3）（1010001110010101）余3＝（ ）8421BCD 。
7、试写出下列二进制数的典型Gray 码：101010，10111011。
8、用逻辑代数公理和定理证明：①C B A ⊕⊕=A ⊙B ⊙C②)B A (⊕⊙B A AB = ③C AB C B A C B A ABC A ++=⋅ ④C A C B B A C A C B B A ++=++ ⑤1B A B A B A AB =+++9、将下列函数转化成为最小项表达式和最大项表达式①F （A 、B 、C 、D ）=)D C )(C B A )(B A )(C B A (++++++②F （A 、B 、C ）=C A C B A BC A C AB +++③F （A 、B 、C 、D ）=)B AC )(C B (D D BC ++++④F （A 、B 、C 、D ）=ABCD D C B A D B A B C +++10、利用卡诺图化简逻辑函数F （A 、B 、C 、D ）=4m (10,11,12,13,14,15)∑ 11、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象，并予以消除。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字电路与数字逻辑(高起专)
离线考核《数字电路与数字逻辑（高起专）》满分100分一、解答题（每小题10分，共30分。
）1、利用卡诺图法化简：)11,10()14,13,9,8,7,6,5,2,1,0(),,,(d m D C B A L 。
答：F=C B A BC A C AB ABC =m 3d 3+m 5d 5+m 6d 6+m 7d 7则d 3 d 5 d 6 d 7为1，其他为0，画图略。
2、用译码器74138和适当的逻辑门实现函数C B A F 。
答：F = Y 3 Y 4Y 5 Y 73、分析此组合逻辑电路的逻辑功能：答：)(BC A BD A D B D C D C B A 或Y Y Y Y F 7421•••B A F 异或操作二、画图题（每小题10分，共30分。
）1、 下降沿触发的主从RS 触发器输入信号波形如下图所示，请画出输出端Q 、的对应波形。
（设触发器初态为0）答：2、 上升沿触发的维持-阻塞D触发器输入信号波形如下图所示，请画出输出端Q、的对应波形。
（设触发器初态为0）答：3、如题下图所示的电路和波形，试画出Q端的波形。
设触发器的初始状态为Q=0。
答：三、分析题（共10分）1、分析如下时序电路，写出驱动方程、输出方程、状态方程、列出状态转换表、画出状态转换图。
答：分析=D3=D2D= +1Z====+DZ10 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 1 1 0 1 01 0 1 1 0 1 1 10 1 1 0 1 1 0 01 1 0 0 1 0 0 11 0 0 0 0 0 0 11 1 1 1 1 1 1 1四、设计题（每题15分，共30分。
）F ，1、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现AB请用74LS138 和必要的门电路实现。
答：（1）、真值表X A B F0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0（2）、代数式：，，，F，m51(，4)632（3）、画电路图：2、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。
数字逻辑复习题
数字逻辑复习题《数字逻辑》复习资料⼀．选择题：1.下列数码均代表⼗进制数6，其中按余3码编码的是（）。
A）0110 B）1100 C）1001 D）01012.已知逻辑函数Y=AB+A?B+?A?B，则Y的最简与或表达式为（）。
A）A B）A+?A?B C）A+?B D）A+B3.对于J-K触发器，若J=K，则可完成（）触发器的逻辑功能。
A）R-S B）D C）T；D）J-K4.下列四个数中，最⼤的数是（）。
A）(AF)16 B）(001010000010)8421BCDC）(10100000)2 D）(198)105.逻辑变量的取值１和０可以表⽰（）。
A）开关的闭合、断开B）电位的⾼、低C）真与假D）电流的有、⽆6.在何种输⼊情况下，“或⾮”运算的结果是逻辑0。
（）A）全部输⼊是0 B）全部输⼊是1C）任⼀输⼊为0，其他输⼊为1 D）任⼀输⼊为17.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输⼊T=（）。
A）0 B）1 C）Q D）不确定8.下列触发器中，克服了空翻现象的有（）。
A）边沿D触发器B）]主从RS触发器；C）同步RS触发器D）主从JK触发器；9.卡诺图上变量的取值顺序是采⽤（）的形式，以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A）⼆进制码B）循环码C）ASCII码D）⼗进制码10.表⽰任意两位⽆符号⼗进制数需要（）⼆进制数。
A）6 B）7 C）8 D）911.余3码10001000对应的2421码为（）。
A）01010101 B）10000101 C）10111011 D）1110101112.补码1.1000的真值是（）。
A）+1.0111 B）-1.0111 C）-0.1001 D）-0. 100013.标准或-与式是由（）构成的逻辑表达式。
A）与项相或B）最⼩项相或C）最⼤项相与D）或项相与14.下列四种类型的逻辑门中，可以⽤（）实现三种基本运算。
A）与门B）或门C）⾮门D）与⾮门15.实现两个四位⼆进制数相乘的组合电路，应有（）个输出函数。
数字逻辑期末复习题
3、用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。
（）所选答案：错7、( 5E.C)16=（[1]）2=([2])8=([3])10=([4])8421BCD1 的指定答案： 1011110.112 的指定答案： 136.63 的指定答案： 94.754 的指定答案：(1001 0100.0111 0101)6、PROM的或阵列（存储矩阵）是可编程阵列。
（）所选答案：对2、寻址容量为16K×8的RAM需要（）根地址线。
所选答案： E. 142、格雷码具有任何相邻码只有一位码元不同的特性。
所选答案：对1、存储器的[1]和[2]是反映系统性能的两个重要指标。
1 的指定答案：存储容量2 的指定答案：存取时间3、常用的BCD 码有[1]、[2]、[3]、[4]等。
常用的可靠性代码有[5]、[6]等。
1 的指定答案： 8421BCD码2 的指定答案： 5421BCD码3 的指定答案： 2421BCD码4 的指定答案： 余3码5 的指定答案： 余3码6 的指定答案：余3循环码4、在时间和幅度上都离散的信号是数字信号，语音信号不是数字信号。
所选答案： 对问题 9 得 1 分，满分 1 分2、RAM 由若干位存储单元组成，每个存储单元可存放一位二进制信息。
（ ）所选答案： 对5、存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。
（ ）所选答案： 对1、实际中，常以字数和位数的乘积表示存储容量。
（ ） 所选答案： 对8、动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。
（ ）所选答案： 对10、PROM 的与陈列（地址译码器）是（ ）。
所选答案： D. 全译码不可编程阵列4、RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。
（ ） 所选答案： 错9、只读存储器ROM 中的内容，当电源断掉后又接通，存储器中的内容（ ）。
所选答案： B. 保持不变7、欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
00
01 11 10
00 × × × 0
01 0 0 1 1
11 1 1 0 1
10 × × × 1
函数化简结果为：
F AC AD ABC
例7：应用译码器74LS138和必要的门电路实现下列组合逻辑函 数。
Z1 ABC ABC BC Z 2 ABC ABC AB
1J
C1 1 K
FF0
CP
1J
C1 1 K
FF1
1J
C1 1 K
FF2
驱动方程： 状态方程：
J 0 Q1 J1 Q0 J 2 Q1n
K0 Q2 K1 Q0 K2 Q0
Q0* Q1Q0 Q2Q0 Q1* Q0 Q1 Q0 Q1 Q0 Q2* Q1 Q2 Q0 Q2
例8、试写出下图所示电路中的Y的逻辑函数式。 74HC153为四选一数据选择器。
例9：一个四变量表决电路，要求A、B、C、D中有半数以上 为同意时决议才能通过。要求列出真值表，试用（1）最少 与非门实现，（2）用8选1数据选择器实现，（3）用ROM 实现，写出设计过程，分别画出电路图。
解：真值表如下所示：
令A3=A，A2=B，A1=C，A0=D
Y W0
A
A3 地
址
A0
W15
例10：维持阻塞D触发器接成如图所示电路，其中，输入电压 波形如图所示，试画出输出端Q的电压波形。
例11：时序逻辑电路如下图所示，请分析该电路的功能，并判 断能否自启动。已知初始状态为000。
Q0
Q1
Q2
状态转换表或状态转换图：
CP
Q2 Q1 Q0
0
000
1
001
2
011
3
111
4
110
5
000
0
010
1
100
2
001
0
101
1
110
五进制计数器，能够自启动。
例12：时序逻辑电路如下图所示，请分析该电路的功能，并判 断能否自启动。
例12：将4位同步二进制计数器74LS161接成九进制计数器，可以 附加必要的门电路。要求分别用如下两种方法实现：
ABCDYABCDY
0 0 0 0 0 1 0 0 0 0 Y ABCD ABCD 0 0 0 1 0 1 0 0 1 0 ABCD ABCD 0 0 1 0 0 1 0 1 0 0 ABCD 0011010111
0100011000
0101011011
0110011101
（2）画出电容C端电压VC和输出电压VO的波形图。
例17：用ROM设计一个组合逻辑电路，产生下列一组逻辑函数。
Y1 ABCD ABCD ABCD ABCD Y2 ABCD ABCD ABCD ABCD Y3 ABD BCD Y4 BD BD
（1）用置零法（或称复位法）实现； （2）用置数法（或称置位法）实现，并从0010开始计数。
EP D0 D1 D2 D3 C
ET CLK
Q0
74LS161
Q1 Q2
RD
Q3
LD
RD
例13：试用两片74160实现三十一进制计数器，可附加必要 的门电路。
EP D0
ET CLK
Q0
D1 D2 D3 C
74160
0111111111
（1）将函数式化为最简与非-与非式 Y ABC ACD ABD BCD (( ABC )( ACD)( ABD)(BCD)' )
A B C
D Y
（2）将函数式化为标准与或式
Y ABCD ABCD ABCD ABCD ABCD
例1：
(16C.4)16 = ( )10
)2 = (
)8 = (
例2：已知8421BCD码F 为（1000.1001），则对应的十 进制数是多少？余3 码是多少？
例3：已知函数 FA, B,C, D m2,3,6,7,8,9,13
则它的反函数为？
例4：用公式法化简函数Y1为最简与或式
令A2=A，A1=B，A0=C 与8选1数据选择器的输出表达式对比的到
则有 D0=D2=D4=D6=0，D1=D5=D3=D，D7=1
电路图为
Y
0
S'
A
A2 8选1数据选择器
B
A1
C
A0 D0 D1 D2 D3 D4 D5 D6 D7
0 D0D 0 D 0 1
（3）将函数式化为标准与或式
Y ABCD ABCD ABCD ABCD ABCD
W0
Y1 Y2 Y3 Y4
A
A3 地
址
B
A2 译
码
C
A1 器
D
A0
W15
Y1 A (B (CD)) (( AD)B)
解：Y1 A BCD AD B AB
例5：将逻辑函数化简为最简与或式
F ABC ABD ABC ACD 给定约束条件为 BC BCD 0
解：卡诺图如下所示：
CD
AB
Q1 Q2
RD
Q3
LD
RD
EP D0
ET CLK
Q0
D1 D2 D3 C
74160
Q1 Q2
RD
Q3
LD
RD
例15：若反相输出的施密特触发器输入信号波形如图所示，试画 出输出信号的波形。施密特触发器的转换电平VT+、VT-已在输入 信号波形图上标出。
υI
υI
υO
VT+
VT-
O
t
υO
O
t
例16：下图所示是由555定时器组成的多谐振荡器电路。 已知R1=3.9KΩ，R2=3KΩ，C=1μF。 试求：（1）电路的振荡周期T，频率f，脉冲宽度tW和占空比q；