叠层芯片引线键合技术在陶瓷封装中的应用
3D叠层封装集成电路的芯片分离技术
3D叠层封装集成电路的芯片分离技术林晓玲;梁朝辉;温祺俊【摘要】3D叠层封装是高性能器件的一种重要的封装形式,其鲜明的特点为器件的物理分析带来了新的挑战.介绍了一种以微米级区域研磨法为主、化学腐蚀法为辅的芯片分离技术,包括制样方法及技术流程,并给出了实际的应用案例.该技术实现了3D叠层芯片封装器件内部多层芯片的逐层暴露及非顶层芯片中缺陷的物理观察分析,有助于确定最终的失效原因,防止失效的重复出现,对于提高集成度高、容量大的器件的可靠性具有重要的意义.【期刊名称】《电子产品可靠性与环境试验》【年(卷),期】2016(034)002【总页数】5页(P36-40)【关键词】3D叠层封装;集成电路;芯片分离技术;区域研磨法;化学腐蚀法【作者】林晓玲;梁朝辉;温祺俊【作者单位】工业和信息化部电子第五研究所,广东广州510610;电子元器件可靠性物理及其应用技术重点实验室,广东广州 510610;电子元器件可靠性物理及其应用技术重点实验室,广东广州 510610;电子元器件可靠性物理及其应用技术重点实验室,广东广州 510610【正文语种】中文【中图分类】TN405采用立体空间实现多芯片互连的3D叠层芯片封装技术，可以在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向利用引线键合或者穿透硅通孔TSV互连等方式叠放两个或以上的芯片。
3D叠层芯片封装集成电路能够在提高电路性能的同时，极大地降低电路的功耗，因而成为了高性能器件的新宠[1-3]。
对于全新的3D叠层封装集成电路，有时需通过破坏性的物理分析，检查其内部结构，这就需要将电路内部的多层芯片逐层地暴露，并对各层的内部结构进行目检，以便验证其内部材料、设计和结构是否符合适用的设计文件或其他规定的要求[4]。
3D叠层封装集成电路若在使用的过程中出现失效，则缺陷可能存在于多层芯片的某一层中（非顶层芯片）。
此时，若想对该缺陷进行物理分析或进一步地对芯片级缺陷进行定位，则均需要在将电路开封并去除该缺陷所在芯片层次之上的芯片之后才可进行。
mlcc叠层工艺
mlcc叠层工艺MLCC（多层陶瓷电容器）叠层工艺是一种常见的电子组件制造工艺，用于制造高性能的陶瓷电容器。
MLCC是一种电子元件，它由多个薄层陶瓷片和金属电极交替叠加而成。
这种结构使得MLCC具有高电容密度、低损耗、良好的温度稳定性和可靠性等优点。
在本文中，我们将探讨MLCC叠层工艺的相关内容。
我们来了解一下MLCC的基本结构。
MLCC由多个薄层陶瓷片和金属电极交替叠加而成。
陶瓷片通常采用氧化铝等陶瓷材料，具有良好的绝缘性能和稳定性。
金属电极通常采用银浆或铜浆制成，用于连接电路。
通过多层叠加，可以实现较高的电容密度，满足各种电子设备对小型化和高性能的要求。
MLCC的制造过程中，叠层工艺是关键步骤之一。
首先，需要准备好陶瓷片和金属电极。
陶瓷片通常通过切割成薄片的方式制备，而金属电极则通过印刷或涂覆的方式施加在陶瓷片上。
然后，将陶瓷片和金属电极按照一定的顺序叠加在一起，形成多层结构。
在叠层的过程中，需要注意控制每一层的厚度和位置，以确保电容器的性能和可靠性。
在叠层过程中，还需要考虑陶瓷片和金属电极之间的粘结问题。
通常情况下，陶瓷片和金属电极之间使用玻璃粉或有机胶粘结，以确保层与层之间的粘合牢固。
粘结的质量对于电容器的性能和可靠性至关重要，因此需要严格控制粘结剂的质量和使用方法。
叠层完成后，还需要进行烧结和电极处理等后续工艺。
烧结是将叠层结构加热到一定温度，使陶瓷片和金属电极之间形成致密的结合。
烧结的温度和时间需要根据具体的材料和工艺要求进行控制。
电极处理是在烧结后对金属电极进行加工，以便与外部电路连接。
总结一下，MLCC叠层工艺是制造高性能陶瓷电容器的关键工艺之一。
通过多层陶瓷片和金属电极的叠加，可以实现较高的电容密度和良好的性能。
在叠层过程中，需要注意控制层的厚度和位置，以及陶瓷片和金属电极之间的粘结质量。
叠层完成后，还需要进行烧结和电极处理等后续工艺。
通过优化叠层工艺，可以生产出满足各种电子设备要求的高性能陶瓷电容器。
FOW在叠层CSP封装中的应用
FOW在叠层CSP封装中的应用
张天刚;毛凌锋
【期刊名称】《电子与封装》
【年(卷),期】2009(9)11
【摘要】随着电子封装微型化、多功能化的发展,三维封装已成为封装技术的主要发展方向,叠层CSP封装具有封装密度高、互连性能好等特性,是实现三维封装的重要技术.针对超薄芯片传统叠层CSP封装过程中容易产生圆片翘曲、金线键合过程中容易出现OBOP不良、以及线弧(wire loop)的CPK值达不到工艺要求等问题,文中简要介绍了芯片减薄方法对圆片翘曲的影响,利用有限元(FEA)的方法进行芯片减薄后对悬空功能芯片金线键合(Wirebond)的影响进行分析,Film on Wire(FOW)的贴片(Die Attach)方法在解决悬空功能芯片金线键合中的应用,以及FOW贴片方式对叠层CSP封装流程的简化.采用FOW贴片技术可以达到30%的成本节约,具有很好的经济效益.
【总页数】5页(P1-4,11)
【作者】张天刚;毛凌锋
【作者单位】飞索半导体中国有限公司,江苏,苏州,215021;苏州大学电子信息学院微电子系,江苏,苏州,215021;苏州大学电子信息学院微电子系,江苏,苏州,215021【正文语种】中文
【中图分类】TN305.94
【相关文献】
1.CSP封装与安装技术在手机中的应用 [J], 苇菁
2.叠层芯片引线键合技术在陶瓷封装中的应用 [J], 廖小平;高亮
3.晶圆叠层3D封装中晶圆键合技术的应用 [J], 田芳
4.叠层CSP封装工艺仿真中的有限元应力分析 [J], 刘彪;王明湘;林天辉
5.多目标优化方法在叠层QFN封装结构优化中的应用 [J], 周喜;冷雪松;李莉;马亚辉
因版权原因，仅展示原文概要，查看原文内容请购买。
SSB键合在COB封装中的应用研究
SSB键合在COB封装中的应用研究刘译蔓【摘要】针对常规的金丝球键合法用在COB封装时由于PCB板焊盘表面氧化、镀层缺陷及金层质量不佳等因素时常出现虚焊、脱焊等失效问题,采用SSB键合法作为常规金丝球键合的一种扩展,使其发挥出在PCB焊盘键合时常规金丝球键合方法所不具备的优势.以实际应用中某COB板级电路在PCB焊盘上不能有效键合的问题为实例,研究了SSB键合的工艺过程和键合强度表现.预先在PCB端植球以增加键合点与镀金PCB焊盘的接触面积,实现有效键合并确保了键合强度.该方法可被应用到其他COB的封装场合.【期刊名称】《微处理机》【年(卷),期】2019(040)003【总页数】3页(P11-13)【关键词】SSB键合;COB封装;键合不良;键合强度【作者】刘译蔓【作者单位】中国电子科技集团公司第四十七研究所,沈阳110032【正文语种】中文【中图分类】TN305.941 引言COB（Chip On Board,板上芯片）技术是将裸露的IC 芯片直接贴装在印刷电路板上，通过键合线与电路板键合，然后进行芯片的钝化和保护，其结构如图1所示[1]。
如果裸芯片直接暴露在空气中，易受污染或人为损坏，将难以实现芯片功能，因此须用胶把芯片和键合引线包封起来，这种封装形式也被称为软包封。
引线键合是裸芯片与电路板相连接的过程，为电源和信号的分配提供电路连接[2]，键合工艺质量的好坏直接关系到整个封装器件的性能和可靠性，也直接影响到封装的总厚度。
在COB 封装中，由于将裸芯片直接贴装在印制电路板上，没有对其单独封装，所以能有效地降低成本[3]。
早期COB 技术一般只面向对信赖度无过高重视的低阶消费性电子产品，如玩具、计算器、小型显示器、钟表等日常生活用品。
例如早期台湾COB 工艺大多由出身IC 封装厂的员工靠家庭代工方式完成，常给人COB 的质量不够牢靠的印象。
然而随着时代进步，电子产品趋于轻薄短小，COB 反而有越来越广的用途，如手机、照相机等具有小型化要求的产品大多已导入COB 工艺。
引线键合技术的现状和发展趋势
引线键合技术的现状和发展趋势引线键合技术是一项重要的组装工艺，用于将手机壳、电路板、塑料件等不同材料的零部件固定在一起以构成一个整体。
它是机械加工过程中一种巧妙的设计，可以提高装配精度、提高裁剪效率，更安全的安装产品的零件。
近年来，由于其贴片加工的速度和精度的提高，以及更灵活的设计和更好的可靠性，引线键合技术正受到越来越多的欢迎。
引线键合技术的发展经历了经典的干粉键合法、贴片键合法和高温熔接等不同时期。
干粉键合法是一种依靠熔合剂的热固性聚合物来增强键合的连接强度，可以将不同的材料和结构进行有效组装。
但是，无论是由于热固性聚合物的键合厚度和键合面积有限，还是由于热固性聚合物的流动性很差，这种键合方法都存在着一些缺点，比如在极端温度下容易损坏，因此也不太适合大量生产。
在此后，贴片键合技术出现了，它利用压力将贴片系统固定于板材上，贴片系统中的双刃螺丝、挤压弹簧或滑动支架等都可以键合到板材上。
在贴片键合的技术中，无论是型材的弹性性能，还是板材的抗压强度，都要求比干粉键合更高，因此它可以更有效地处理大型组件，而且更加精确和可靠。
此外，高温熔接技术是生产过程中至关重要的一环，它可以将固定的线的两端熔接在一起，以形成一个强大的结构。
这项技术不仅可以提高装配精度，而且可以节约大量时间，可以在短时间内完成大量的组装任务。
除此之外，它还能有效地减少人工，节省生产成本，并且可以防止状态，在低温下仍可保持稳定性。
综上所述，引线键和技术已经发展了许多，从干粉键合到贴片键合，再到高温熔接，每一种技术都在各自的领域中发挥着重要的作用。
在未来，随着科技的发展，人们将进一步改进和提高引线键合技术，以满足不断发展中的新需求。
同时，在生产过程中，将继续加强整个组装工艺，进一步提高装配效率、可靠性和可重复性，以更加经济高效的方式实现精密组装。
总之，引线键合技术发展前景广阔，有望在各个领域中发挥重要作用。
希望未来的科技发展能够带来更多种类的引线键合技术，拓展现有的技术应用范围，使它成为一种更安全、可靠、经济的组装方案，为人们的日常生活和工作提供更多的便利。
多排引线键合封装中的引线线弧成型
多排引线键合封装中的引线线弧成型作者：Stephen Tang和Gary Gillotti，Kulicke & Soffa -- 半导体国际- 中国半导体制造业的技术权威网站2005-12-29 点击:1073目前量产的多排器件主要是键合焊盘三排排列（图1），焊盘四排排列的芯片将在不久的将来实现量产。
芯片制造商们发现在引线键合封装中，采用焊盘多排排列要比持续减小焊盘节距可行性更高，因为使用三排节距为60 m 的焊盘其效率等同于节距为的20 m 单排焊盘。
由于引线键合技术本身的稳定性和均匀性很好，因此采用多排焊盘键合技术需要的成本是可以接受的。
使用多排封装技术另一个优势在于使用的仍是传统的材料和设备，例如传统引线键合的劈刀和键合丝都可以转移到这类封装中。
超窄节距的劈刀和超细的键合丝反而由于太脆弱并不适合此类应用。
多排封装的出现也给引线线弧成型提出了新的挑战。
单一器件中采用多排引线的方法拥有一定难度，需要在不能增加整个封装高度的前提下，线弧的形状需要控制到彼此之间有足够的间距以防止键合丝短接。
为了实现这一目标，底层的引线需要控制得尽可能的低，高层的引线需要线弧高度较高，并且线弧的跨度长且平，这样保证可以跨越底层引线。
多排引线键合器件的焊盘排列一些多排封装是将三排焊盘的芯片粘结到有五层引脚的基板上完成的。
基板上前三排引脚一般作为系统的电源和地的环路，后两层一般分配给I/O端口。
由于这种多排排列器件的引线数还在继续增加，使得很难保证引线间足够的间距防止短路，另外也加大了引线键合工艺起始阶段的操作难度。
图2所示的是某多排键合器件基板上三层引脚的排布情况。
择。
这些突出的高度使得与顶层引线之间很难留出足够的间距保证不短路。
不过这种线弧外形的一个好处是可以保证在键合焊盘位置上顶层引线之间的间距更大。
顶层引线的线弧成型顶层引线的键合需要在球形键合位置有较高的线弧高度以保证与下面的引线之间足够的间距。
传统的引线键合工艺由于操作时间最短而受到欢迎。
集成电路封装与测试复习题 - 答案
一、填空题1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。
2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。
3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。
4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。
5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。
6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。
7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。
8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。
9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。
11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。
12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。
13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。
14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。
15、芯片的表面组装过程中，焊料的涂覆方法有点涂、丝网印刷、钢模板印刷三种。
16、涂封技术一般包括了顺形涂封和封胶涂封。
二、名词解释1、芯片的引线键合技术(3种)是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。
陶瓷劈刀——深藏在精密陶瓷行业里的宝藏
陶瓷劈刀，又名瓷嘴，毛细管（英文名直译）。
陶瓷劈刀是在半导体封装行业中占有不可或缺地位的一种特种陶瓷工具。
在IC封装中，有三种常规方式用来实现芯片和基板的电路连接：倒装焊、载带自动焊和引线键合。
而目前90%以上的连接方式为引线键合，引线键合技术主要运用于低成本的传统封装，中档封装，内存芯片堆叠等。
而陶瓷劈刀就是引线缝合中最重要的消耗品工具。
“引线键合”的运作方式类似于高科技微型“缝纫机”，能够利用极细的线将一块芯片缝到另一芯片或衬底上，陶瓷劈刀的作用就像是那根穿针引线的“缝衣针”。
而一台键合机在满荷载的工作状态下每天需要键合几百万个焊点，每个陶瓷劈刀都有其固定的使用寿命，一旦达到额定次数就需要更换新的劈刀，陶瓷劈刀的需求体量可想而知是非常庞大的。
在半导体封装成本日益降低要求下，低成本的键合线势在必行，因此铜线势必会成为未来替代金线的主要键合线。
而这对于键合劈刀来说，陶瓷材料的改进和端部的表面粗糙度的制作方法将成为其中关键。
技术参数与技术难点：原材料和助剂的配比；原材料与助剂之间的相互作用及其使用方法；添加时间；先后顺序和产生的化学反应；原材料的性价比；注：原材料和助剂的配方需要经过无数气的实验才能得出是否符合劈刀的要求。
产品的烧结温度；致密性、黏合程度、硬度、抗弯强度等等；烧结过程中需添加的助剂及使用方法；烧结之后的脱脂技术；注：烧结需要长时间的测试才能得出是否符合劈刀的要求。
产品的全套加工工艺和设备之间相互配合的预留尺寸；设备的定位精度和重复定位精度；使设备机构的设计符合产品的加工并且高效率全自动化；设备标准件的选型；注：整套设备需要进行长时间反复的加工测试及调整，才能得出是否符合劈刀尺寸及其精度的要求。
因为陶瓷劈刀具有很高的技术壁垒，想要实现以上提到的所有技术难点的全部攻破，金钱、时间和运气，三种因素缺一不可。
通常单论原材料配方这一项，就需要至少7年的研发时间。
目前全球的高端陶瓷劈刀基本都被同一家公司技术垄断着（一家瑞士公司，具体名字不提，行内人士肯定知道），这家公司在陶瓷劈刀这一项上占据了全球90%以上的份额，甚至我们已知的很多国际大公司生产的同类产品都是获得这家公司技术授权才可以生产的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
叠层芯片引线键合技术在陶瓷封装中的应用
摘要：随着集成电路封装技术向高密度封装的发展，以及系统产品向多功能性
的不断发展，已经生产出堆叠封装技术。
同时，分析了芯片堆叠封装的传统引脚
封装结构，详细分析了新型芯片交叉型封装结构，并将封装结构应用于陶瓷封装
工艺中。
具体实施和讨论，并分析引线键合本身的可靠性和评估测试。
通过相关
实验研究表明，叠层芯片引线键合技术也可广泛应用于陶瓷封装产品中。
关键词：叠层芯片；悬空键合；低弧键合；3D封装
1引言
陶瓷封装主要采用陶瓷材料作为基板和密封封装，采用可伐合金作为盖子完
成密封，使气密性更好，减少内部含水量，提高器件温度使用范围，封装本身具
有很高的可靠性，并且还能够构建多个信号，接地和电源平面，以及在单个封装
中封装复杂器件的能力。
陶瓷基板技术还实现了百层布线的能力，其可以在陶瓷基板上集成诸如电阻器，电容器和电感器的无源元件，以实现高密度封装。
它自身的散热也很好。
陶
瓷封装因其优异的性能而广泛应用于航空航天和大型计算机等许多领域。
近年来，国内航空电子产品对更高性能和更低功耗的需求促进了国产微电子
陶瓷封装向更高密度三维封装的发展。
三维包装不仅制作自己的包装。
提高了密度，减小了芯片间互连线的长度，有效提高了器件本身的工作速度，使用多层封
装的要求也可以实现多功能化。
设备本身芯片叠层封装主要是可以广泛使用的三
维封装技术。
主要的3D芯片叠层封装主要是在垂直方向叠层多个芯片，以及主
要的传统引线封装结构，然后有效地封装它。
其传统的引脚封装结构主要有两种：一种是金字塔型叠层封装，并且有自己的芯片尺寸，上层芯片的区域小于下层芯
片区域，因此下层芯片表面区域有足够的区域和空间可用于完成芯片之间引线的
键合；另一种是使用相同尺寸的芯片，在上下芯片之间增加隔板普通硅片，以便
于下面芯片的引线键合，该隔板垫片是普通硅片尺寸小于上下芯片尺寸。
然而，当叠层多个芯片时，并非使用上述两个封装可以执行所有芯片叠层方案，并且可以从该基础制造交叉型叠层。
包装正在发展。
本文给出了在当前陶瓷
封装工艺中使用交叉型叠层封装技术的相关实验验证和相关讨论。
2 叠层芯片的引线键合
2.1 键合材料的准备
为了验证交叉型叠层封装技术是否可以用于陶瓷封装工艺，镀金硅片用于替
代裸芯片，设计了裸芯片用于5种不同尺寸（4 mm×3 mm，4mm×2mm，
3mm×2mm，3mm×1.5mm，2mm×1mm的镀金硅片，以选择CQFP240的陶瓷外壳。
芯片叠层为5层，键合线主要使用（常熟）有限公司生产Φ30μmHD2金线。
2.2试验方法
该项目主要采用研磨设备将硅片减薄至150μm，并采用表面蒸发设备实现硅
片表面金属化，然后使用切割装置实现硅片面积有5种不同尺寸，尺寸为4
mm×3mm和4mm×2mm和3mm×2mm以及3mm×1.5mm和2mm×1mm，并且使
用高精度点胶专用设备进行绝缘胶粘合用于完成所需的贴片，然后在150°C下固
化1小时，使用超声波金球焊球机进行所需的连接键合，键合使用陶瓷加工的劈
刀（由SPT，USA制造），并且将直径为30μm的金线（由Changshu Heli Co.，Ltd。
制造，断裂力大于11g）键合到硅片上。
然后使用连续放置工艺和粘合工艺对硅
片进行其自身的交叉叠层施压粘合。
粘合和键合可靠性测试使用Dage4000微量测试仪，测量其自身键合金线的拉伸强度和300℃和1小时烘烤后以及在300℃和1小时烘烤后的蒸金硅片粘合强
度和键合金球剪切阻力。
强度的特征在于其自身粘合和键合的可靠性，并且粘合
强度和键合金球剪切阻力剪切刀位置要附合要求，键合拉伸强度测试钩本身的位
置低于每条线的最高点，即弧本身的位置。
2.3 键合工艺参数
交叉型叠层硅片的粘合成功同时还有引线的键合，键合工艺参数的准确应用
起着非常重要的作用，如线弧高度和控制线弧形参数以及键合压力和控制突出的
芯片引线。
相关参数等由于芯片厚度的减小和叠层芯片层数量的增加，交叉型叠
层芯片引线键合技术涉及低弧线键合技术，并且过去使用的引线键合技术具有其
自己的线弧高度。
通常将其保持在约200μm，并且不可能有效地满足用于低弧线
键合的叠层芯片的要求。
目前，使用较好的键合设备结合反拱键合技术可以非常
成功地实现线弧高度为60μm的引线键合。
为了使传统的弓丝满足低弧线的要求，调整线高控制折角使弧线形可以达到很好的效果。
交叉型叠层芯片引线键合技术还涉及外部悬出芯片的键合技术，过去使用的
引线键合技术不能解决外部悬出芯片本身的键合，并且它的键合使芯片边缘产生
的弹性效应经常导致悬出芯片的碎裂和电弧的不稳定性，以及键合球形不一致性
和不能键合的问题。
目前，在优化外悬出芯片引线键合参数的同时使用控制可以
很好地处理存在的问题。
2.4 键合质量检验
（1）键合点变形检查，在显微镜下检查键合点在电路上其自身的变形，叠层芯片和单片键合点在电路的变形能满足GJB548B-2005方法的外观检查要求。
（2）在显微镜下检查键合电弧外观的质量检验，并确定电弧的外观质量，检测结果正常。
（3）键合完成后，对键合线的抗拉伸强度进行了详细测试，叠层芯片键合引线拉伸试验结果可满足GJB548B-2005方法2011.1的要求。
（4）键合完成后，测试金球自身的剪切强度，进行相关试验（金球直径约为80μm）。
根据EIA / JESD22-B116球压焊的破坏性剪切试验方法，并且剪切强度最
低的球的试验值需要保持在在35克，这与相关要求保持一致。
3 叠层芯片的引线键合可靠性试验
为了进一步验证粘合本身的可靠性，进行300℃和1小时的烘烤试验，并在
试验后测试引线的键合拉力。
经过相关测试，我们可以看出烘烤后的张力值没有
产生明显的下降，拉伸值仍然高于10克。
从上述测试结果可以看出，通过叠层
芯片进行引线键合的电路可以利用相关的可靠性进行试验和测试，从而解决了低
弧线键合的技术问题，防止了键合线的产生“塌陷线”的问题还可以解决芯片易碎，电弧不稳定，球体不一致，外部悬出芯片粘接过程中不能粘接的问题。
4总结
过去使用的引线键合技术导致系统产品的不断多样化和三维封装的不断发展，从而产生了用于叠层芯片的引线键合技术。
因为叠层在自己的包装中的产品有很
多功能并且自身性能也不错，而且自身速度也很快，而且还具有功耗相对较低的
优点，相信随着推进技术和成本降低堆叠包装产品的应用涉及许多不同的领域。
这种情况不仅限于消费产品的广泛使用，还需要能够涵盖尖端技术产品和陶瓷包装。
该领域被广泛使用。
参考文献：
[1]孙宏伟.叠层芯片封装技术与工艺探讨[J]. 电子工业专用设备，2006，136：65-74.
[2]Li X，Wang J，Zhao L Y. The investigation of board-levelvibration for the stacked memory device[C]. ICEPTConference，2014.
[3] GJB-548B. Test methods and procedures for microelectronicdevice[S]. 2005.
[4] Pang J W，Wang J，Zhao L Y. Study on the board-leveldrop test of the stacked memory device by FEA[C]. ICEPTConference，2014.
[5] Liu D S，Chao Y C，Wang C H. Study of wire bondinglooping formation in the electronic packaging process usingthe three-dimensional finite element method[J]. FiniteElements in Analysis and Design，2004，40（3）：263-286.。