计算机组成原理第三章练习题
计算机组成原理习题 第三章存储系统
计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8. 主存储器的性能指标主要是存储容量，A.______和B.______。
9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
计算机组成原理第三章习题
第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______，16 ，64 ，8 ，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________，512 ，8 ，8 ，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1M C.64M10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1G C.4G11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5G12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____B.2514、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________和ROM15、相联存储是按____进行寻址的存储器。
A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定方式与堆栈存取方式结合16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
《计算机组成原理》第3章习题答案
《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。
解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。
双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。
例如，前述零地址和⼀地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。
若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。
单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。
⽆操作数指令的最⼤指令数：216⼀212⼀26。
其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
计算机组成原理第三章运算方法与运算器(含答案)
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
《计算机组成原理》第三章课后题参考答案
第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。
如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAXt MAX＝15.5×2－0.5＝30.5 (μS)对全部存储单元刷新一遍所需时间为tRt R＝0.5×128=64 (μS)4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章内部存储器二．选择题1．主（内）存用来存放 D 。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。
A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。
A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。
A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。
A．Cache B．寄存器 C．内存 D．外存14．计算机的存储器采用分级方式是为了（B）。
A．减少主机箱的体积B．解决容量、价格、速度三者之间的矛盾C．保存大量数据方便D．操作方便15．在主存和 CPU之间增加 cache的目的是（C）。
A．增加内存容量B．提高内存的可靠性C．解决CPU与内存之间的速度匹配问题D．增加内存容量，同时加快存取速度16．采用虚拟存储器的主要目的是（B）。
A．提高主存储器的存取速度 B．扩大存储器空间，并能进行自动管理C．提高外存储器的存取速度 D．扩大外存储器的存储空间17. 关于主存下列叙述正确的是（C ）A 主存的速度可与CPU匹配。
B 内存是ＲＡＭ，不包括ROMC 辅存的程序调入主存中才能执行D 辅存中不能存放程序，只能存放数据18. 断电后将丢失信息的是（B ）A）ROM B）RAM C）磁盘 D）光盘19.关于主存下列叙述正确的是（A ）A CPU可直接访问主存，但不能直接访问辅存B CPU可直接访问主存，也直接访问辅存C ＣＰＵ不能直接访问主存，也不能直接访问辅存D ＣＰＵ不能直接访问主存，但能直接访问辅存20. 16K×32位存储芯片的数据线有（C）A）5条 B）14条 C）32条 D）46条21.16K×32位存储芯片的地址线有（A）A）5条 B）14条 C）32条 D）46条22.半导体静态存储器SRAM的存储原理是（A）A）依靠双稳态电路保存信息 B) 依靠定时刷新保存信息C）依靠读后再生保存信息 D）信息存入后不在变化23.动态RAM是指（C）A）存储内容动态变化 B) 需动态改变访问地址C）需对存储内容定时动态刷新 D）每次读都要重写24.计算机主存储器读写的时间数量级为（D）A）秒 B）毫秒 C）微秒 D）纳秒25.计算机主存由（C）A）RAM组成 B) ROM组成C）ROM与RAM组成D）内存与外存组成26. 指令系统中采用不同寻址方式的目的主要是（ B ）。
A、实现存储程序和程序控制B、缩短指令长度，扩大寻址空间，提高编程灵活性C、可以直接访问外存D、提供扩展操作码的可能并降低指令译码难度27. 二地址指令中，操作数的物理位置可安排在（C ）。
A、栈顶和次栈顶B、两个主存单元C、一个主存单元和一个寄存器D、两个寄存器28. 对某个寄存器中操作数的寻址方式称为（ C ）寻址。
A、直接B、间接C、寄存器D、寄存器间接29. 寄存器间接寻址方式中，操作数处在（ B ）。
A、通用寄存器B、主存单元C、程序计数器D、堆栈30. 变址寻址方式中，操作数的有效地址等于（ C ）。
A、基值寄存器内容加上形式地址（位移量）B、堆栈指示器内容加上形式地址C、变址寄存器内容加上形式地址D、程序计数器内容加上形式地址31. 程序控制类指令的功能是（ D ）。
A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序32. 指令的寻址方式有顺序和跳跃两种方式。
采用跳跃寻址方式，可以实现（ D ）。
A、堆栈寻址B、程序的条件转移C、程序的无条件转移D、程序的条件转移或无条件转移33. 位操作类指令的功能是（ C ）。
A、对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）B、对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）C、对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置D、进行移位操作34. 指出下面描述汇编语言特性的句子中概念上有错误的句子。
CA、对程序员的训练要求来说，需要硬件知识B、汇编语言对机器的依赖性高C、汇编语言的源程序通常比高级语言源程序短小D、汇编语言编写的程序执行速度比高级语言快35. 下列说法中不正确的是（C ）。
A、变址寻址时，有效数据存放在主存中B、堆栈是先进后出的随机存储器C、堆栈指针SP的内容表示当前堆栈内所存储的数据的个数D、内存中指令的寻址和数据的寻址是交替进行的36．计算机的存储器系统是指（D）A．RAM B．ROMC．主存储器 D．cache，主存储器和外存储器37．存储器是计算机系统的记忆设备，它主要用来（C）A．存放数据 B．存放程序C．存放数据和程序 D．存放微程序38．内存若为 16MB，则表示其容量为（B）KB。
A．16 B．16384 C．1024 D．1600039．下列说法正确的是（C）。
A．半导体RAM信息可读可写，且断电后仍能保持记忆。
B．半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的。
C．静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失D．ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失40．可编程的只读存储器（A）。
A．不一定可以改写 B．一定可以改写C．一定不可以改写 D．以上都不对41．组成 2M X 8bit的内存，可以使用（C）。
A．1MX8bit进行并联 B．1MX4bit进行串联C．2M X 4bit进行并联 D．2M X 4bit进行串联42．若 RAM芯片的容量是 2M X 8bit，则该芯片引脚中地址线和数据线的数目之和是（B）条。
A. 21 B．29 C．18 D．不可估计43．若RAM中每个存储单元为16位，则下面所述正确的是（B）。
A．地址线也是16位 B．地址线与16无关C．地址线与16有关 D．地址线不得少于16位44．若存储器中有1K个存储单元，采用双译码方式时要求译码输出线为（D）。
A．1024 B．10 C．32 D．6445．RAM芯片串联时可以（B）。
A．增加存储器字长 B．增加存储单元数量C．提高存储器的速度 D．降低存储器的平均价格46．RAM芯片并联时可以（A）。
A．增加存储器字长 B．增加存储单元数量C．提高存储器的速度 D．降低存储器的平均价格47．存储周期是指（B）A．存储器的读出时间B．存储器进行连续读和写操作所允许的最短时间间隔C．存储器的写入时间D．存储器进行连续写操作所允许的最短时间间隔48．某微型计算机系统，若操作系统保存在软盘上，其内存储器应该采用（C）。
A．RAM B．ROMC．RAM和ROM D．CCP49．下面所述不正确的是（C）。
A．随机存储器可随时存取信息，掉电后信息丢失B．在访问随机存储器时；访问时间与单元的物理位置无关C．内存储器中存储的信息均是不可改变的D．随机存储器和只读存储器可以统一编址50．和外存储器相比，内存储器的特点是（C）。
A．容量大，速度快，成本低 B．容量大，速度慢，成本高C．容量小，速度快，成本高 D．容量小，速度快，成本低三．填空题1．计算机的主存是由(RAM和ROM)两种半导体存储器组成的。
2．CPU可以直接访问(主存)，而不能直接访问辅存。
3．外（辅）存比主存的存储容量(大)、存取速度(满)。
4．动态RAM和静态RAM都是(易失性半导体存储器)。
5．Cache的功能全部由(硬件)实现。
6．多体交叉存储器主要是为了提高(存取速度)，(增加带宽)。
7．Cache和虚拟存储器的存储管理策略都利用了程序的(局部性)原理。
8．多级存储体系由(Cache、主存和辅存)构成。
9．在虚拟存储器中，当程序正在执行时，由(操作系统)完成地址映射。
10. 1GB=1024 MB1024×1024KB 1024×1024×1024 B11. 存储芯片由存储体、读写电路、地址译码部件和控制电路构成。
12. 计算机中的存储器用于存放(程序) 和(数据)。
13.主存储器的主要性能指标有容量、存取时间、存取周期.14.对存储器的访问包括 [读] 和 [写] 两类。
15.计算机系统中的存储器分为 [内存] 和 [外存]。
在CPU执行程序时，必须将指令存放在 [内存] 中。
16.主存储器的性能指标主要是 [主存容量]、[存储器存取时间]、存储周期和存储器带宽。
17.存储器中用 [地址] 来区分不同的存储单元，1GB＝[1024×1024] KB。
18．半导体存储器分为 [静态存储器（SRAM）]、[动态存储器（DRAM）]、只读存储器（ROM）和相联存储器等。
19．RAM的访问时间与存储单元的物理位置 [无关]，任何存储单元的内容都能被 [访问或读写]。
20．存储器芯片由 [存储体]、[读写电路]、地址译码和控制电路等组成。
21．地址译码分为 [单译码] 方式和 [双译码] 方式。
22．双译码方式采用 [两] 个地址译码器，分别产生 [行选通] 和 [列选通] 信号。
23．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有 [1024] 条输出线；用双译码方式，地址译码器有 [64] 条输出线。