第三章时序逻辑电路触发器
触发器的应用--任务1
不定
课题三 时序逻辑电路
结论：CP=1时，从触发器被封锁，由R、S的状态决定主触发器的状 态，当CP=0时，主触发器被封锁，从触发器接受主触发器的状态。
主从RS触发器作为计数器的连接法
课题三 时序逻辑电路
三、JK触发器 1．主从JK触发器
逻辑电路 主从JK触发器
逻辑符号
课题三 时序逻辑电路
课题三 时序逻辑电路
3. 装配电路 （1）测试电路
动态显示位选控制测试电路
课题三 时序逻辑电路
（2）画出装配图 （3）试验板的插装与焊接
安装好的电路板
课题三 时序逻辑电路
4．测试电路
（1）对照测试线路图和装配图进行检查，仔细检查 电路中各电路是否安装正确，导线、焊点是否符合要求，检查有 极性器件是否安装并连接正确。
3）当R=0、S=1时，触发器被置“1”。
4）当R=1、S=1时，G1、G2都有一个输入端为1，所以Q=0、Q = 0。如
果输入端由R=1、S=1同时变为R=0、S=0，则触发器状态不定。因此必须避 免R=1、S=1的情况出现。
课题三 时序逻辑电路
“或非”型基本RS触发器的真值表
RS
00 01 10 11
1. 准备工具、仪表器材 2．核对检测元器件 （1）清点元器件 （2）检测元器件
课题三 时序逻辑电路
代号 R1~R4 R5~R11 R12~R27 VT1~VT4 DS1、DS2
IC1 IC2 IC3 IC4、IC5
元件明细表
名称 电阻器 电阻器 电阻器 三极管 数码管 多路分配器 双上升沿D触发器 七段译码器 双4-1数据选择器 集成块管座
练一练
课题三 时序逻辑电路
时序电路
X
组合 记忆电路
F
Q
W(t)
组合 记忆 W
组 合 F
二、 同步时序电路分析举例
例1、时序电路如图所示，分析其功能。 时序电路如图所示，分析其功能。
Q1 Q2 Q3
1J
．
1J C1 1K
1J
C
CP
C1
CI C1
1K Q3
“1” ”
1K
解：1. 解：1.写方程 1.写方程
CP 1 1J Q1 C1 1K
2.画出状态迁移关系， 2.画出状态迁移关系，画出状态迁移图 画出状态迁移关系
Q3n Q2nQ1n Q3n+1 Q2n+1Q1n+1 C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 Q1n+1=J1Q1n+K1Q1n=Q3nQ1n Q2n+1=Q1nQ2n+Q1nQ2n Q3n+1=J3Q3n+K3nQ3n =Q1nQ2nQ3n
．
1J Q2 C1 1K 1
1J Q3 C1 1K Q3
J1=Q3n K1=1 J2 =Q1n K2=Q1n J3=Q1nQ2n K3=1 输出 C=Q3n
Q1n+1=J1Q1n+K1Q1n=Q3nQ1n
n+1 Q2n+1=J2Q2n+K2nQ2n =Q1nQ2n+Q1nQ2n=Q1n⊕Q2n
Q3n+1=J3Q3n+K3nQ3n =Q1nQ2nQ3n
时序逻辑电路
时序逻辑电路知识要点复习
《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。
时序逻辑电路具有记忆功能。
2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。
（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。
（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。
计数器、寄存器都属于时序逻辑电路。
3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。
二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。
（2）计数器的组成：由触发器和门电路组成。
2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。
3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。
3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。
4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。
在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。
时序逻辑电路名词解释
时序逻辑电路名词解释一、时序逻辑电路名词解释所谓时序电路，是指各个元器件的时间参数与电路的工作状态之间存在着有机联系的电路。
可以用分立元件组成的各种实用电路来模拟电子电路中常见的时序关系。
二、时序逻辑电路的组成和特点1。
多谐振荡器：根据周期性排列的规律，在每个周期内有个谐振点，并按此排列规律而形成的多谐振荡器称为多谐振荡器。
2。
由“多谐振荡器”构成的电路：根据“多谐振荡器”的特点，利用与非门和或非门将“多谐振荡器”接成不同的电路。
3。
“石英晶体振荡器”的特点： 1）稳定性高； 2）频率特性好；3）工作范围宽； 4）石英晶体发生器电路的简化。
石英晶体振荡器包括下面几部分：输入回路、反馈网络、放大器、振荡电路及整流、滤波、稳压电路等。
石英晶体振荡器是利用单片石英晶体调节某些电容，使它的电压与频率跟随变化，从而产生出变化的电信号。
为了提高石英晶体振荡器的品质因数，要求负载电阻R_0和电容c_0较小。
4。
存储器： 1）存储器有存储信息的功能，只需少量电能就能保持所存储的信息。
它主要由存储单元和控制单元两部分组成。
2）用单一的半导体材料制成，具有记忆功能。
3）结构简单，体积小。
4）需要电源激励工作。
5）只读存储器。
4。
集成逻辑电路：是一种由许多单独的半导体器件组成的具有专门功能的集成电路。
这些半导体器件包括：门电路、触发器、存储器和微处理器。
1）复合逻辑电路：由“触发器”和“门电路”组成的一种逻辑电路。
2） TTL电路：由双极型三极管和逻辑门构成的一种逻辑电路。
3） CMOS电路：由双极型三极管和逻辑门构成的一种逻辑电路。
4） MIS电路：由“双极型三极管”和“逻辑门”构成的一种逻辑电路。
5）混合逻辑电路：由“门电路”和“触发器”构成的一种逻辑电路。
6） TTL电路加上高阻器后称为TTL集成逻辑电路。
7）将两个或更多的TTL电路加上高阻器后称为TTL门电路。
8）将两个或更多的CMOS电路加上高阻器后称为CMOS集成逻辑电路。
【电工基础知识】时序逻辑电路
【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。
在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。
这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。
换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。
从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。
（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。
时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。
⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。
按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。
寄存器的功能是存储，它是由具有存储功能的组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。
[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。
基本寄存器只能并⾏送⼊数据，也只能并⾏输出。
移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。
[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。
通常都是由各种触发器和门电路来构成的。
2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。
3、在实际中，通常使⽤集成寄存器。
本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。
4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。
时序逻辑电路的输出,与电路的原状态 -回复
时序逻辑电路的输出,与电路的原状态-回复时序逻辑电路的输出与电路的原状态息息相关，它们之间的关系是通过时钟信号来实现的。
时序逻辑电路是一种具有状态的电路，它会根据输入信号和当前的状态产生不同的输出信号。
其输出与电路的原状态有着密切的联系，下面我将一步一步回答这个问题，详细阐述时序逻辑电路的输出与电路的原状态之间的关系。
首先，让我们来了解一下时序逻辑电路的基本原理。
时序逻辑电路由触发器（flip-flop）和组合逻辑电路（combinational logic）两部分组成。
触发器用于存储电路的状态，而组合逻辑电路则用于实现输入信号对于状态的转换。
时序逻辑电路的最重要的特点就是其输出不仅与当前的输入信号有关，还与之前的输入信号和状态有关。
时序逻辑电路的输出由两个主要因素决定：输入信号和电路的当前状态。
输入信号就是电路的外部输入，它们会触发电路的状态变化。
电路的当前状态则由之前的输入信号和状态经过逻辑运算得到。
我们可以利用触发器来存储电路的状态，通常使用D触发器和JK触发器。
这些触发器有时也被称为时序存储器，因为它们能够存储电路的状态，并且在时钟信号到来时根据输入信号和当前状态产生输出。
时序逻辑电路的输出在时钟信号的控制下发生变化。
时钟信号是一个周期性的信号，它的高电平和低电平分别代表了一个时钟周期的开始和结束。
在每个时钟周期的上升沿或下降沿，电路会根据当前的状态和输入信号产生新的输出。
时钟信号的频率决定了电路的工作速度，它通常以赫兹（Hz）为单位表示。
时序逻辑电路的输出也可以被称为时钟输出，它在时钟周期的每个时间点都会有一个确定的值。
时序逻辑电路的输出是通过组合逻辑电路计算得到的。
组合逻辑电路是由逻辑门和逻辑门之间的连线组成的，它们根据输入信号和电路的当前状态计算出输出信号。
逻辑门实现了逻辑运算，例如与门、或门、非门等，它们能够实现逻辑与、逻辑或、逻辑非等运算。
组合逻辑电路的输出会被反馈到触发器中，以更新电路的状态。
时序逻辑电路
3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。
数字逻辑课后答案 第三章
第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）1)(1=+++=+c b a Qa cb Q nn4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1），若使触发器置“1”，则A 、B 取值相异。
（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）解：6. 设计实现8位数据的串行→并行转换器。
B A B A D +=DC B A K J ⊕⊕⊕==Q AQ B Q D Q C Q E Q F Q7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程状态图如下：该计数器是五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。
解：求得状态方程如下故输出序列为：000119. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程PS NS 输出N0 0 0 0 0 1 00 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得：逻辑电路图如下：n Q 2n Q 1n Q 012+n Q 11+n Q 10+n Q n n n nn n n n n n nnQ Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++nnn nnn nnnn QQ Q D QQ Q D QQ Q Q D 121211121122+====+==+++10. 用D 触发器设计3位二进制加法计数器，并画出波形图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CP R S Q n+1 说明
1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
不定 避免 Qn 保持
用途: D触发器和J-K触发器的内部电路
钟控RS触发器
Q Q
同步R-S触发器
维持阻塞型D触发器的引脚功能(续)
功能表
Q Q CP Q n+1 D
RD D
SD CP 功能表说明： 在CP上升沿时，Q等于D；
触发方式: 边沿触发 (时钟上升沿触发)
在CP高电平、低电平和下降沿 时，Q保持不变
时钟下降沿触发的维持阻塞型D触发器 功能表 Q Q CP Q n+1
D RD D
SD CP 功能表说明：
R S
Q
Q
基本 R-S触发器
逻辑符号： 高电平 由于该触发器的触发信号是高电平 有效 有效，因此在逻辑符号的输入端处没 Q Q 有小圆圈。
R S
波形图
R S
Q
Q
基本 R-S触发器
（1）有两个互补的输出端，有两个稳定的状态。
基本触发器的特点总结：
（2）有复位（Q=0）、置位（Q=1）、保持原状态三
难免有不符合输入约束条件的信号 能否改进？
3.2.2 D触发器
1. 时钟控制电平触发的D触发器
Q & RD Q & SD
同步D触发器
CP R S Q n+1 说明
1 1 1 1 0 0 0 0 1 1 0 1 1 Qn 1 0 保持 置1 清0
& R
1 CP
&
不定 避免 Qn 保持
S D
其他两种情况不会出现
Q n+1
功能表
J K Qn Qn+1 功能
0 0 0 0
0 0 1 1
0 1 0 1
0 1 0 1
0 1 0 0
1 1 1 0
保持
输出状态 同J状态 输出状态 同J状态 Qn=Qn
J 0 1
KQ n 00 0 1
01 1 1
11 0 0
10 0 1
1 0 1 0 1 1 1 1
Q n1 J Q n KQ n
1 0 1 0 1 1 1 1
0 0 1 1
0 1 0 1
0 × 1 × × 1 × 0
T触发器 T触发器
T触发器特性方程：
功能表
Qn1 TQn TQn T Qn
T触发器的功能表
T 0 1
Qn1 Qn
T
0 0 1 1
Qn
0 1 0 1
Qn+1
0 1 1 0
功能
Qn+1= Qn
Qn
次态Qn+1的卡诺图
n RS
Q 0 1 00 × × 01 0 0 11 0 1 10 1 1
基本 R-S触发器
特性方程
n 1 n n Q ( S ) R Q S R Q 约束条件 R S 1
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
在CP下降沿时，Q等于D；
在CP高电平、低电平和上升沿
时，Q保持不变
已知维持—阻塞D触发器的输入波形， 画出输出波形图。
解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。
RD
Q
Q
SD D CP
（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。
1
2
3
4
5
CP D
逻辑符号
Q
C Q
Q
C
Q
负沿触发
正沿触发
维持阻塞型D触发器的引脚功能
符号 Q Q
Q、Q 输出端，Q的小圈
表示是反相输出端 ,
即Q总是与Q相反 RD D
D数据 输入端 SD CP RD 直接清0端(复位端) R=0,S=1时,Q=0 SD 直接置1端(置位端) CP时钟 脉冲 R=1,S=0时,Q=1 小圈 表示低电平有效
结构形式
触发方式
同步触发器 主从触发器 边沿触发器和维持阻塞触发器
3.1.1基本 R-S触发器
功能及其逻辑符号
Q
(reset-置0） (set-置1）
Q
RD 0
SD 1
Q 0
Q 1(复位)
R S
1
1
0
1
1
0(置位)
低电平有效
保持原状
0
0
不确定
基本 R-S触发器
特性表（真值表）
原之现 来前态 的的： 稳状触 定态发 状，器 态也接 。就收 是输 触入 发信 器号
第三章 时序逻辑电路
3.1 触发器（flip flop)
双稳态触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。
所以，触发器可以记忆1位二值信号。
触发器的分类
逻辑功能 RS触发器 D触发器 JK触发器 T触发器
G3 &
CP
&
G4
R
CP
S
同步R-S触发器 触发器功能表
Q Q
CP R S Q n+1 说明
1R C1 1S CP
1 1 1 1 0
0 0 0 1 1 0 1 1
Qn 1 0
保持 置1 清0
不定 避免 Qn 保持
R、S 控制端
CP: 时钟脉冲
(Clock Pulse)
同步R-S触发器
时钟控制电平触发的R-S触发器(续) 时钟控制 —只 有CP=1时,输 出端状态才能 改变
Q
Q
R
Q
Q
R-S触发器
Q Q
Q Q
R
S
1R C1 1S CP
n 1 n n Q ( S ) R Q S R Q 约束条件 R S 1
n 1 n Q S RQ R S 0 约束条件
CP=1期间有效
触发器的输入有约束条件 麻烦！
种功能。 （3）R为复位输入端，S为置位输入端，可以是低电 平有效，也可以是高电平有效，取决于触发器的结 构。 （4）由于反馈线的存在，无论是复位还是置位，有 效信号只需要作用很短的一段时间，即“一触即
发”。
数字系统中为了协调各部分的 动作，要求某些触发器于同一 时刻动作，为此必须引入？
同步信号
只有在同步信号 到来的时候才能 改变状态
时钟脉冲
Clock pulse
CP: 时钟脉冲
(Clock Pulse)
同步触发器
Q
Q
RD D
SD CP
结构简单、速度快。 只要CP存在就可以翻转，容易造成 空翻。
CP
D
Q
次翻转的现象叫做空翻。
在一个时钟脉冲周期中，触发器发生多
空翻
各触发器的同步工作如何更可靠？
一个脉冲来了，触发器的输出至多翻转一次！
RD
0
0
不确定
RD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端
基本 R-S触发器
R-S触发器真值表 RD
Q 0 & 1 RD 1 0 SD 1 0
Q
0 1
Q 1(复位) 0(置位)
Q
1 &
0 1
1 0
0
1
0
保持原状
不确定
SD
SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端
基本 R-S触发器
R-S触发器真值表 1
Q
&
Q 0 & 0 1 1 SD
RD 0
SD 1
Q 0
Q
1(复位)
1
1
0
1
1
0(置位)
1
保持原状
RD
0
0
不确定
指R、S从01或10变成11时,输出端状态不变
基本 R-S触发器
R-S触发器真值表
RD 0
1 1 1 0 0
SD 1
0 1 0
Q
Q
Q
1 & 0 1 RD
R S
0 0 0
Qn
0 0 1 0 1 0 1 0 1
Q n 1
不用 不用 0 0 1 1 0 1
功能 不允许
0 1 0 1 1 0 1 0 1 1 1 1
Q n 1 0
Q n 1 1
置0
Q n 1 Q n
保持
置1
之次 后态 所： 处触 的发 新器 的接 稳收 定输 状入 态信 。号
JK触发器
JK触发器
JK触发器
JK触发器有两个输入控制端J、 K，它的功能最完善 功能表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1
J 置位 K clean
逻辑符号
Q
Q
R DK C J S D
Qn
JK触发器
3．JK触发器逻辑功能的几种表示方法
(1）功能表：
JK触发器
（2）特性方程：
基本 R-S触发器
基本的R-S触发器 组成：用2个与非门(或或非门)构成
Q
&
Q &
Q, Q 输出端
RD
RD— RESET 直接复位端
SD
S D— SET
直接置位端
基本 R-S触发器