一种16位delta-sigma调制器的设计与实现
高性能sigmadelta调制器研究及实现
layout of modulator is designed in Virtuoso environment, and it is verified by Calibre.
When adding a sine wave with frequency of 20KHz and amplitude of 0.75V, the
图 1-2 ADC 的结构框图
Nyquist转换器指采样频率是信号频率两倍的转换器，其主要的特征是：采样速率 和转换速率相同。转换速率、分辨率和功耗是ADC中最为重要的性能指标，这三个指 标相互联系、相互制约，因此，很难用某一个指标来衡量ADC性能的好坏。有些文章 [3~4]提出了下述表达式：
FOM
Sigma Delta modulators and the design flow of high-performance modulators are firstly
provided, and then noise transfer function (NTF) of modulator is optimally designed,
application of mixed signal interfaces due to low sensitivity to analog component
imperfections and easy implementation in standard CMOS technologies.
In this thesis, the methodology of Top-Down design is adopted. Basic knowledge of
Noise transfer function
Macro-model
16bit∑△ADC的设计
图３．１五阶单环单ｂｉｔ分布式前馈局部反馈结构…………………………………２１ 图３．２噪声传输函数幅频响应……………………………………………………２３ 图３．３噪声传输函数零极点分布…………………………………………………２３ 图３．４调制器的ｓｉｍｕｌｉｎｋ理想建模………………………………………………２３ 图３．５调制器的ｓｉｍｕｌｉｎｋ非理想建模……………………………………………２４ 图３．６调制器理想建模仿真结果…………………………………………………２４ 图３．７调制器非理想建模仿真结果………………………………………………２４ 图３．８调制器非理想建模的动态范围……………………………………………２５ 图３．９系统中的积分器输出结果…………………………………………………．２５ 图３．１０采样时钟抖动……………………………………………………………一２５ 图３．１１对连续噪声信号的采样…………………………………………………一２６ 图３．１２同相开关电容积分器………………………………………………………………………２７
ｃｏｍｅ ｆｉｌｔｅｒ ｐａｓｓ ｂａｎｄ ｉｓ ａｌｓｏ ｐｒｏｐｏｓｅｄ．Ｔｈｅｎ，ｔｈｅ ｃｉｒｃｕｉｔ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ ｃｌｏｃｋ
ｓｃｈｅｄｕｌｉｎｇ
ａｒｅ
ｄｅｓｃｒｉｅｄ ｉｎ ｄｅｔａｉｌ．
Ｔｈｅ ｗｈｏｌｅ ｃｉｒｃｕｉｔ ｔｈｅ Ｏ．５“ｍ
ｏｆ∑△ＡＤＣ
ｉｓ ｇｉｖｅｎ ａｔ ｌａｓｔ．Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｉｓ ｂａｓｅｄ
ｏｎ
ＣＳＭＣ
高精度SigmaDelta调制器的研究与设计
●
作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名：
年月
日
南开大学学位论文使用授权书
Ｓｉｇｍａ．Ｄｅｌｔａ ｔｅｃｈｎｏｌｏｇｙ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｂｙ ｃｏｍｐａｒｉｎｇ ｗｉｔｈ Ｎｙｑｕｉｓｔ ｒａｔｅ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅｎ ａ ｎｅｗ Ｃａｓｃａｄｅｄ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｍｕｌｔｉ．ｂｉｔ ｑｕａｎｔｉｚｅｒｓ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ—ｂｉｔ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｓｈｏｗｎ ｔｏ ｈａｖｅ ｓｅｖｅｒａｌ ｓｉｇｎｉｆｉｃａｎｔ ａｄｖａｎｔａｇｅｓ ｔｈａｔ ｍａｋｅ ｉｔ ｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｏｐｅｒａｔｉｏｎ
ｃｏｎｖｅｒｔｅｒｓ（ＡＤＣ），ａｃｔｉｎｇ ａｓ ａ ｎｅｃｅｓｓａｒｙ ｂｒｉｄｇｅ ｂｅｔｗｅｅｎ ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ ｗｏｒｌｄ，ａｒｅ ｔａｋｉｎｇ ａ ｍｏｒｅ ａｎｄ ｍｏｒｅ ｉｍｐｏｒｔａｎｔ ｐｏｓｉｔｉｏｎ．Ｈｉｇｈｅｒ ｓｐｅｅｄ ａｎｄ ｒｅｓｏｌｕｔｉｏｎ ａｒｅ ｕｒｇｅｎｔｌｙ ｄｅｍａｎｄｅｄ ｆｏｒ ｅｘｐｌｏｓｉｖｅ ｄｅｖｅｌｏｐｅｄ ｃｏｍｐｕｔｅｒｓ ａｎｄ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：ｈ０１／ｉｎｄｅｘ．ｈｔｍ。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。
用于音频的高精度Sigma-Delta调制器的研究与设计
摘 要本论文对用于音频的四阶单比特开关电容Sigma-Delta调制器的整个设计过程进行了研究。
首先，调制器采用了输入前馈结构，调制器中有一条从输入到量化器的信号通路，这样输入信号成分将不再出现在环路滤波器中，积分器的输出摆幅就不用像反馈结构那样大，即减小了对积分器输出摆幅的要求。
由于这个优点，调制器的功耗可以较小。
为达到18位有效分辨率ADC的要求，本文选定了合适的调制器阶数、过采样率、量化器位数等。
由于单环结构对模拟电路非理想性和器件失配的不敏感，设计中采用了单环结构来实现四阶调制器。
然后，利用Delta-Sigma Toolbox对设计的调制器进行了理想系统和非理想系统建模，并在Matlab/Simulink环境下进行了仿真，结果显示设计的的调制器在输入信号带宽20 kHz，采样频率5.12MHz时，可达到118.4dB的信噪失真比。
其次，本文对Sigma-Delta调制器的开关电容电路实现进行了分析和设计。
设计的调制器在SMIC 0.18μm 1P6M CMOS工艺条件下实现，包括四个由全差分跨导运算放大器OTA构建的开关电容积分器、一个动态比较器、反馈DAC、两相非交叠时钟电路和带隙基准电压源等模块。
同时，本文还完成了调制器的版图设计。
经Cadence/Spectre仿真器仿真，结果显示调制器各模块性能良好，整体调制器电路可达到108.5dB的SNDR和17.72bits的ENOB。
设计的单环四阶开关电容Sigma-Delta调制器采用SMIC 0.18μm 1P6M CMOS工艺设计实现，采用CRFF结构、一位量化、128的过采样率。
该调制器在输入信号带宽20kHz、采样频率5.12MHz、电源电压1.8 V条件下，SNDR可达到108.5dB，功耗仅3.28mW，适用于音频领域和其他的便携式设备。
关键词：Sigma-Delta调制器；开关电容技术；高精度；音频应用；AbstractIn this thesis, the complete design procedure of a fourth-order single-bit switched-capacitor Sigma-Delta modulator for audio application is presented.Firstly, the input-feedforward topology which has an extra signal path from the input of the modulator to the quantizer is employed, as a result, the signal component will not appears in the loop filter and the voltage swings of integrators do not need to be so large as the feedback topology modulator. Due to this advantage, the power of modulator could be smaller. Then the order of modulator, the oversampling ratio, bits of quantizer are established to meet the requirements of 18-bits ENOB of ADC. A single-loop architecture which is not sensitive to analog non-idealities and component mismatch is adopted. The behavioral model, with and without non-idealities, of modulator is builted with Delta-Sigma Toolbox, and the behavioral simulation results of designed modulator in Matlab/Simulink indicate that the modulator could achieve 118.4dB SNDR(signal to noise and distortion ratio) in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz.Secondly, the switched-capacitor circuit implementation of Sigma-Delta modulator is analysed and designed. The modulator is implemented in SMIC 0.18μm 1P6M CMOS process, which includes four SC integrators builted with fully differential OTA, a dynamic comparator, feedback DAC, two phases non-overlapping clock circuit and bandgap voltage reference etc. Then the layout of the modulator is also accomplished. Simulated with Cadence/Spectre simulator, performance of all modules is good and the whole modulator circuit achieves 108.5dB SNDR, 17.72bits ENOB.In conclusion, the desiged single-loop fourth-order SC Sigma-Delta modulator implemented in SMIC 0.18μm 1P6M CMOS process is presented in this thesis. The CRFF topology, 1-bit quantizer, 128 OSR are adopted in this modulator, the simulation results demonstrate that the modulator can achieve 108.5dB SNDR in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz and 1.8V supply, and the power is only 3.28mW, which is applicable to audio application and other portable devices.KeyWord: Sigma-Delta Modulator; switched-capacitor technology; high resolution; audio application;目 录摘要 (I)Abstract (II)第一章绪论................................................................................................................- 1 - §1.1 研究背景、现状及研究意义........................................................................- 1 - §1.2 本文的主要工作及内容安排........................................................................- 3 - 第二章Sigma-Delta调制器的基本原理.....................................................................- 5 - §2.1 奈奎斯特率ADC与过采样ADC................................................................- 5 - §2.2 量化误差与Sigma-Delta ADC关键技术.....................................................- 6 - §2.2.1 量化误差.............................................................................................- 6 - §2.2.2 过采样（oversampling）....................................................................- 8 - §2.2.3 噪声整形（noise shaping）................................................................- 9 - §2.3 Sigma-Delta 调制器体系结构.....................................................................- 11 - §2.3.1 一阶Sigma-Delta调制器..................................................................- 11 - §2.3.2 二阶Sigma-Delta调制器..................................................................- 13 - §2.3.3 高阶单环Sigma-Delta调制器..........................................................- 15 - §2.3.4 MASH结构Sigma-Delta调制器.......................................................- 16 - §2.3.5 多位量化Sigma-Delta调制器..........................................................- 17 - §2.4 Sigma-Delta调制器的性能指标..................................................................- 18 - §2.5 小结............................................................................................................- 19 - 第三章Sigma-Delta调制器系统级设计与仿真........................................................- 20 - §3.1 结构选择及参数确定.................................................................................- 20 - §3.1.1 过采样率选择...................................................................................- 21 - §3.1.2 量化器位数选择...............................................................................- 21 - §3.1.3 调制器阶数选择...............................................................................- 21 - §3.1.4 结构选择...........................................................................................- 22 - §3.2 调制器中各系数的确定.............................................................................- 26 - §3.3 理想系统仿真.............................................................................................- 31 - §3.4 Sigma-Delta调制器非理想性分析..............................................................- 33 - §3.4.1 积分器的非理想性............................................................................- 33 - §3.4.2 开关非理想特性...............................................................................- 35 - §3.4.3 噪声分析...........................................................................................- 37 - §3.5 非理想系统仿真.........................................................................................- 40 -§3.6 小结............................................................................................................- 42 - 第四章Sigma-Delta调制器电路级设计与仿真.......................................................- 43 - §4.1 开关电容积分器的设计.............................................................................- 44 - §4.1.1 积分器中运算放大器的设计............................................................- 45 - §4.1.2 开关电容积分器中开关的选择........................................................- 50 - §4.2 一位量化器的设计.....................................................................................- 51 - §4.3 反馈DAC的设计.......................................................................................- 52 - §4.4 两相非交叠时钟的设计.............................................................................- 53 - §4.5 带隙基准电压源的设计.............................................................................- 54 - §4.6 调制器整体电路仿真.................................................................................- 58 - §4.7 小结............................................................................................................- 59 - 第五章Sigma-Delta调制器版图设计.......................................................................- 60 - §5.1 版图设计考虑.............................................................................................- 60 - §5.2 调制器版图设计.........................................................................................- 61 - §5.3 小结............................................................................................................- 65 - 第六章总结与展望...................................................................................................- 66 - §6.1 论文工作总结......................................................................................- 66 - §6.2 工作展望..............................................................................................- 66 - 参考文献....................................................................................................................- 68 - 致谢..........................................................................................................................- 72 - 作者在攻读硕士期间主要研究成果..........................................................................- 73 -第一章绪论第一章 绪论§1.1 研究背景、现状及研究意义现代社会中，电子产品充斥着人们生活的角角落落。
一个16位高性能音频Sigma-Delta调制器
一个16位高性能音频Sigma-Delta调制器
郭晓露;刘海洋;王明江
【期刊名称】《微处理机》
【年(卷),期】2010(31)5
【摘要】设计了一个适用于音频信号系统的sigma-delta调制器.针对24KHz的音频信号,比较了各种调制器结构,选择了二阶一位的采样型结构.sigma-delta调制器工作在1.8V电源电压下,采用全差分开关电容电路,功耗为6.5mW.仿真结果显示在256倍的过采样率,12.288MHz的采样频率下,信噪比(SNR)可达到98dB,实现16位的精度.该调制器采用UMC 0.18μm混合信号工艺实现,电容采用MIM结构,有效面积为0.209mm2.完全可用于设计低成本、高性能芯片.
【总页数】4页(P35-38)
【作者】郭晓露;刘海洋;王明江
【作者单位】哈尔滨工业大学深圳研究生院微电子中心,深圳518055;哈尔滨工业大学深圳研究生院微电子中心,深圳518055;哈尔滨工业大学深圳研究生院微电子中心,深圳518055
【正文语种】中文
【中图分类】TN79
【相关文献】
1.一种用于音频的2-2级联结构Sigma-Delta调制器设计 [J], 张婷;钟传杰
2.应用于音频设备的14-bit Sigma-delta调制器的设计 [J], 代田慧;彭晓宏
3.16位音频sigma-delta调制器设计 [J], 马芝;李琰;愈航;姜来;纪震
4.一种低功耗16bit音频Sigma-Delta调制器的设计 [J], 景新幸;包远鑫;胡胜
5.一个0.9V电源电压16位300μW音频ΣΔ调制器 [J], 苟曦;李怡然;陈建球;许俊;任俊彦
因版权原因，仅展示原文概要，查看原文内容请购买。
基于16+bit+SigmaDelta模数转换器的数字滤波器设计
基于16 bit Sigma-Delta模数转换器的数字滤波器设计作者：赵宏亮， 刘兴辉， 赵毅强， ZHAO Hong-liang， LIU Ying-hui， ZHAO Yi-qiang作者单位：辽宁大学物理学院,沈阳,110036刊名：电子器件英文刊名：CHINESE JOURNAL OF ELECTRON DEVICES年，卷(期)：2008，31(4)被引用次数：1次1.Nerurkar S B.Abed K H.Siferd R E Low Power Sigma Delta Decimation Filter 20022.Chen Lei.Zhao Yuanfu.Gao Deyuan A Decimation Filter Design and Implementation for Oversampled Sigma Delta A/D Converters 20053.Hogenauer E An Economical Class of Digital Filters for Decimation and Interpolation 1981(02)4.Yonghong Gao.Lihong Jia.Hannu Tenhunen A Fifth-Order Comb Decimation Filter for Multi-Standard Transceiver Applications 20005.Ascari L.Pierazzi A.Morandi C Low Power Implementation of a Sigma Delta Decimation Filter for Cardiac Applications 2001(03)6.Aboushady H.Dumonteix Y.Louerat M M Efficient Polyphase Decomposition of Comb Decimation Filters in Sigma Delta Analog-to-Digital Converters 2001(10)7.邹理和数字滤波器 19828.Samueli H An Improved Search Algorithm for the Design of Multiplierless FIR Filters with Powers-of-Two Coefficients 1989(07)1.学位论文浦寿杰用于VoIP的Sigma-Delta调制器的信号后处理方法的研究2009Sigma-Delta模数转换器(ADC)主要由Sigma-Delta调制器和滤波器组成，相比于传统的ADC，其最主要的优势在于不需要复杂的模拟电路结构，使其成本可以持续下降，同时其数字化特性使之可以集成到其它的数字芯片中，因此，Sigma-Delta ADC在数字信号处理领域内得到了广泛应用。
高性能sigma-deltaADC的设计与研究
西安电子科技大学博士学位论文高性能sigma-delta ADC的设计与研究姓名：***申请学位级别：博士专业：微电子学与固体电子学指导教师：***20100401摘要i摘要高性能的模数转换器是当今微电子模拟领域研究的热点之一。
基于过采样技术和sigma-delta调制机制的模数转换器(Analog to Digital Converter，ADC)广泛使用在数字音频、综合业务数字网(Integrated Services Digital Network，ISDN)、数字电话等系统中。
这种高精度的模数转换器，通过采用过采样技术，增加调制器系统的信噪比，提高其实现的精度；通过使用sigma-delta噪声整形技术，降低了信号带内的量化噪声功率。
sigma-delta ADC由模拟调制器和数字抽取滤波器组成，而模拟调制器的噪声整形性能决定了整个转换器系统的精度。
本文首先对sigma-delta ADC的系统设计进行了深入的研究，采用MATLAB软件进行系统建模和仿真，并由此总结了一套完整的系统设计方法。
根据过采样率、精度和动态性能的要求，得出调制器所需的阶数以及前馈因子、反馈因子和积分器增益因子等参数。
然后再通过MATLAB系统仿真，预测出实际调制器可以达到的性能。
在模拟调制器的设计中，各种非理想因素会极大地影响模拟调制器的性能。
因此，对各种非理想因素进行系统的、量化的分析是必要的。
本文对各种非理想因素，如运放有限直流增益、有限带宽和摆率、输出摆幅限制、开关非线性，时钟抖动、采样电容kT/C噪声等都进行了量化分析，从而为随后的电路设计提供了设计依据。
sigma-delta ADC的结构主要分为单环(Single-Loop)结构和级联结构(Multi-stAge-noise-SHaping，MASH)两种，这两种结构具有各自的优缺点。
针对这两种结构，本文分别设计了一个高阶单环一位结构的sigma-delta ADC和一个级联多位(MASH24b-24b)结构的sigma-delta ADC。
16-Bit三阶级联结构Sigma-Delta调制器的设计
16-Bit三阶级联结构Sigma-Delta调制器的设计作者：李威李开航王亮来源：《现代电子技术》2010年第04期摘要:设计一款可应用于压力传感器的高精度三阶2-1级联结构Sigma-delta调制器。
Matlab Simulink建模仿真表明,信号带宽为500 Hz,过采样率为128的情况下,该调制器信噪比高达119 dB。
通过对调制器非理想因数的分析,采用典型的0.35 μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106.2 dB,高于16位要求的98 dB,整个调制器的功耗约为7 mW。
关键词:Sigma-Delta调制器;Simulink行为建模;信噪比;开关电容电路中图分类号:TN710文献标识码:B文章编号:1004-373X(2010)04-012-04Design of 16-Bit Third Order Cascade Sigma-Delta ModulatorLI Wei,LI Kaihang,WANG Liang(Xiamen University,Xiamen,361005,China)Abstract:A third order single bit 2-1 cascade sigma-delta modulator which can be applied to pressure sensor is presented.The sigma-delta modulator design flow contains system level and circuit level design.The oversampling ratio is 128 and signal bandwidth is 500 Hz.SNR achieves 119 dB by means of behavior modeling simulations with Matlab Simulink and exceeds 106 dB under circuit level.The whole modulator power consumption is estimated around 7 mW.Keywords:Sigma-Delta modulator;Simulink behavior modeling;SNR;SC circuits0 引言随着集成电路技术高速发展,Sigma-Delta ADC因为其对工艺非理想因素抗干扰能力强和数字CMOS工艺兼容性好,以及高精度的特点,而广泛地应用于中低速的ADC中。