基于FPGA的微波炉定时系统设计
VHDL微波炉控制器设计
目录一、绪论 (2)二、关键技术简介 (2)2.1 FPGA简介 (2)2.2 VHDL语言概述 (2)2.3 ALTIUM DESIGNER简介 (3)三、微波炉定时控制器的设计方案分析 (4)3.1 系统设计的要求 (4)3.2 系统总体功能描述 (4)3.3 各模块的功能实现 (5)3.3.1 输入模块 (5)3.3.2 状态控制模块 (5)3.3.3 显示模块 (5)四、系统详细设计 (7)4.1控制模块 (7)4.1.1状态转换控制 (7)4.1.2数据装载 (9)4.1.3 烹饪计时 (10)4.1.4 控制模块的实现 (11)五、系统仿真 (11)5.1状态控制器仿真 (11)5.2 数据装载器的仿真 (12)5.3 烹饪计时器的仿真 (13)六、结论 (14)一、绪论随着人民生活水平的提高，微波炉开始进人越来越多的家庭，它给人们的生活带来了极大的方便。
微波炉由 2450MHz 的超高频来加热食物。
它省时、省电、方便和卫生。
作为现代的烹饪工具，微波炉的控制器体现着它的重要性能指标。
目前大部分微波炉控制器采用单片机进行设计，电路比较复杂，性能不够灵活。
本文采用先进的EDA技术，利用ALTIUM DESIGNER工作平台和VHDL设计语言，设计了一种新型的微波炉控制器系统。
该系统具有系统复位、时间设定、烹饪计时等功能，在 FPGA 上实现。
二、关键技术简介2.1 FPGA简介FPGA（Field－Programmable GateArray），即现场可编程门阵列，它是在PAL、 GAL、CPLD 等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。
基于FPGA的微波炉控制器的设计
１ 微波 炉的 设计 与分析
现需设 计一 个微波 炉控 制器 ＷＢ Ｋ Ｑ， Ｌ Ｚ 其外部 结构 如
图１ 所示 。通过该 控 制 器再 配 以 ４ 七 段 数 码 二极 管 完 个 成 微波 炉的定 时及信 息显示 。
ｔｒｂ １ ｋ ２ ａ ｔ
＾ Ｔ — ｏ ￡墓 嚣 －
Ｒ 慧 霉 慧 ｔ 臀 蕾 Ｔ — Ｔ 尊 ＿ Ｔ 一 糍
基 于 Ｆ Ｇ 的 微 波 炉 控 制 器 的 设 计 ＰＡ
陈 平， 王树 森
（ 济源职业技 术学院 信息工程 系， 河南 济源 ４９ ０ ） ５ ００
摘
要： 于ＦＧ 基 Ｐ Ａ的 微 波 炉 控 制 器 以现 场 可 编 程 门 阵 列 Ｆ Ｇ 为载 体 ， 用硬 件描 述 语 言 Ｖ Ｄ ＰＡ 使 Ｈ Ｌ编 程 实现 各
需 时问 ， 系统 自动 回到 复位 状 态 ， 然后 同时 ４个七 段 数 码
管 显示 时间 信 息 （ 设 系统 最 长 的 烹 调 时 间 为 ５ 假 ９分 ５ ９
秒） 。再 按 Ｓ Ａ Ｔ键后 系统 进 入 烹调状 态 ，Ｏ Ｋ信 号 开 ＴＲ ＣＯ 始 为高 电平 ， 此时 ， 个七 段 数 码管 每 隔 １ 钟变 化一 次 ， ４ 秒 用 以刷新 还剩 多少 时间结 束 烹调 。烹 调结 束 后 ， Ｏ Ｋ信 ＣＯ
中图分类号 ：Ｍ９ １５ Ｔ ２ ．
文献标识码 ： Ａ
文章编号 ：６ １７ ６ （０ ２ ０ － １－３ １７ －８４ ２ １ ） ２０ ３０ ０
孛 ． ． ． ． ． ． ・ ・ ，夺 ． ． ． ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ 夺 夺 夺 夺 争 争 夺 ｛ ・ 幸 幸 幸 夺 夺 夺 夺 夺 争 夺 夺 孛 夺 夺 夺 夺 夺 夺 孛 孛 牵 夺 孛 夺 孛 夺 夺 幸 夺 争 夺 夺 夺 夺 ÷ 夺
基于Verilog的微波炉控制器的设计
基于FPGA 的微波炉控制器的设计一、设计任务及要求该实验主要完成微波炉控制器的设计。
主要功能有复位开关、模式选择、烹调时间设置、LED 指示烹调状态及数码管显示烹调剩余时间。
上电后，系统处于复位状态。
工作时首先进行烹调时间设置，并使用数码管显示时间信息，设要求最长的烹调时间为59分59秒，时间设置完毕后系统处于等待状态状态；选择开始烹调模式时系统进入烹调状态，时间显示数码管按每秒减1的倒计时方式显示剩余烹调时间；烹调结束后，系统回到复位状态。
二、设计方案及流程微波炉控制器系统主要有一下五个电路模块组成：分频模块、模式选择电路、时间设置电路、倒计时模块、显示模块。
分频模块完成系统50MHz 的时钟向1Hz 的分频，使计时器能够按照1S 的频率倒计时。
模式选择电路，其功能是控制微波炉工作过程中模式的切换，选择不同的模式系统计入不同的工作状态。
时间设置模块，该模块主要是可根据用户需求输入烹调时间；倒计时电路会根据用户所设置的时间进行倒计时，由数码管显示电路显示目前烹调状态，同时由LED 灯指示系统反正在烹调。
系统总体框图如下：系统的输入输出信号如下：输入clk ，key0，key1，key2，key3，key4五个信号，输出hex0，hex1，hex2，hex3，sec_flag ，cook 六个信号。
时间设置模块50MHz 分1Hz 的 分频模块数码管显示电路倒计时电路模式选择模块图1 系统总体框图clk作为50MHz分频模块的输入，时钟上升沿有效。
Key3作为模式选择信号，mode0表示系统进入分设置模块，mode1表示系统进入秒设置模块，mode2表示系统设置时间完成，进入烹调状态。
key2的作用是在mode0及mode1模式下对分、秒设置进行加操作，按一下分、秒加1。
key1的作用是在mode0及mode1模式下对分、秒设置进行减操作，按一下分、秒信号减1。
key0作为系统的复位信号，在不同模式下按下key0系统都会进入复位状态，数码管显示”0000”，cook标志的LED灯处于灭状态。
基于某FPGA技术地微波炉控制器
**大学**学院现代电子系统设计**系（院）**专业题目：基于FPGA技术的微波炉控制器学生姓名：班级：学号：指导教师：完成日期：年月摘要本文介绍了应用FPGA芯片和硬件描述语言（VHDL）设计微波炉控制器系统的方法。
系统使用VHDL编程实现各底层模块的功能，顶层的设计采用图形输入完成。
本文主要阐述模块化设计的思想和状态图的描述方法，以及它们在硬件描述语言中的应用，并展示了其在QuartusⅡ开发系统下的仿真结果和烧写到EPM570T100C5后的现象。
主要有以下几个模块：状态控制器KZQ、数据装载器ZZQ、烹调计时器JSQ、显示译码器YMQ47以及分频器和动态显示电路。
该控制器具有系统复位、状态控制、时间设定、烹饪计时、动态显示译码等功能。
关键字：FPGA;VHDL;微波炉；控制器；状态图；定时器目录1.绪论 (1)1.1任务的提出 (1)1.2设计的基本要求 (1)1.3设计的目的和意义 (1)2.系统总体设计 (2)2.1系统总体方案设计 (2)2.2系统功能模块描述（具体的电路图和VHDL设计文件将在附件中给出）23.系统详细设计 (2)3.1 状态控制器KZQ的设计 (2)3.2 数据装载器ZZQ的设计 (5)3.3 烹调计时器JSQ的设计 (5)3.4 显示译码器YMQ47的设计 (5)4系统仿真 (6)4.1状态转换控制器KZQ仿真图 (6)4.2数据装载器ZZQ仿真图 (6)4.3计时器JSQ仿真 (7)4.4显示译码器YMQ47仿真图 (8)5.设计总结 (8)6.参考文献 (8)7.附件 (9)7.1整体的原理图 (9)7.2各个基本模块的VHDL语言 (9)7．2.1分频器 (9)7.2.2控制器KZQ (10)7.2.3装载器ZZQ (11)7.2.4计时器JSQ，和其中需用到的DCNT6和DCNT10 (12)7.2.5译码器YMQ47 (15)7.2.6动态显示电路需要用到的DCNT4和decoder (15)1.绪论随着人民生活水平的提高，微波炉开始进入越来越多的家庭，它给人们的生活带来了极大的方便。
verilog微波炉定时器设计
集成电路课程设计报告课题名称：微波炉定时器设计姓名： XXXXXX学号： ********* 班级：电子科学与技术班目录第一节引言 (2)1.1概述 (2)1.2本设计的任务和主要功能 (2)第二节系统功能绍 (2)2.1系统总述 (2)2.2控制模块 (3)2.3数据装入模块 (3)2.4计时器模块 (4)2.4.1六进制计数块 (5)2.4.2十进制计数块 (5)2.5各模块top连接 (5)第三节 modelsim仿真测试 (6)3.1测试基准 (6)3.2仿真结果 (6)第四节课程设计总结 (7)附录 (8)微波炉定时器设计引言1.1概述近年来微波炉由于烹饪的时间很短，能很好地保持食物中的维生素和天然风味。
随着科技的发展，其已经带给了千家万户以便捷、美味，成为现代家庭必备产品。
时至今日，微波炉已有50多年的发展历史，尽管它已经实现了高度工业化的生产，但是主要生产国还是在日本、韩国及欧洲的一些发达国家。
就国内而言，中国老百姓已经开始认识和接受微波炉，可预见，中国也开始成为一个巨大的微波炉市场。
尽管微波炉发展已经趋于成熟，但是其技术方面还有很多需要创新、改进。
微波炉的电磁外溢就是一个例子，他给人的伤害是不能复原的。
只有不断改善技术缺陷，才能赢取更大的市场，才能够抵御未知的挑战和风险。
基于这些，我们设计了自己的微波炉定时器。
本微波炉定时器的核心系统可由下面3个模块构成：控制器：控制微波炉的工作过程中的状态转换及相应的控制序列；数据装入器：根据控制信号选择定时时间、测试数据或完成信息的装入；定时器部分：负责完成烹调过程中的定时等。
通过3大模块最终实现微波炉的复位、开始、测试、定时、结束等功能。
1.2本设计的任务和主要功能该微波炉定时器具有复位开关，并且通电处于复位状态，只要复位开关按下，定时器执行复位操作。
具有启动和结束开关，控制微波炉开始烹调和结束。
微波炉的烹调时间可以由用户自由设定，烹调时间应该能够显示到秒。
EDA基于FPGA的微波炉定时器芯片设计
微波炉定时器芯片的设计微波炉定时器的功能要求现代数字系统设计一般采用自顶向下的方法，其过程大致可分为三个大的步骤：系统调研；模块的划分；模块的实现。
承接一个数字系统设计的课题后，一般不要急于动手设计，而应对课题作充分的分析和调研，然后确定初步的方案。
分析：课题的任务、要求、原理和使用条件等调研：课题现状并和相同或相近课题进行比较现代数字系统设计一般是将其划分为控制器和受控电路两大部分，控制器由ASM图或MDS图决定，而受控电路则使用各种通用模块实现。
下面分析微波炉定时器的工作过程及基本要求：上电后，系统处于复位状态。
工作时首先进行烹调时间设置，并使用数码管显示时间信息，设要求最长的烹调时间为59分59秒，时间设置完毕后系统自动回到初始状态；按开始烹调按键进入烹调状态，时间显示数码管按每秒减1的倒计时方式显示剩余烹调时间；烹调结束后，数码管显示“done”信息，系统回到复位状态。
系统要求分析及初步方案的确定：根据系统的基本要求，着重应考虑如下问题：1.计时电路的设计：芯片内部产生和外部提供。
本例中由外部时钟电路以BCD码的形式提供。
2.时间设置出错及工作过程的取消等情况的处理：设置一个复位按键。
3.数码管状态的检测：设置数码管检测按键，按动该按键后，数码管能够显示“8888”的信息。
4.时间显示电路：采用4位7段显示数码管显示,并由芯片直接驱动。
5.微波管的驱动：设置一个输出驱动控制烹调状态的继电器即可。
性能指标略根据上述分析，可画出微波炉定时器的芯片符号图和基本流程如下：微波炉定时器芯片符号图MICROWARE _TIMER RESET SET START TESTCLKDATA[15:0] cooksh[1:7]ml[1:7]mh[1:7]sl[1:7]16位时间数据输入 时钟输入 复位输入 开始按键时间设置输入数码管测试输入分、秒信号输出驱动烹调继电器输出微波炉定时器工作流程图N接通电源初始状态 SET?时间设置START?烹 调 时间到？Y N完 成NYY 测试？数码管全亮NY微波炉定时器芯片的模块划分由上述分析，系统可由下面3个模块构成：控制器：控制微波炉的工作过程中的状态转换及相应的控制序列；数据装入器：根据控制信号选择定时时间、测试数据或完成信息的装入；定时器部分：负责完成烹调过程中的定时和译码等。
基于FPGA技术的微波炉控制器论文
南昌工程学院毕业设计(论文)信息工程学院系（院）电子信息工程专业毕业设计（论文）题目基于FPGA技术的微波炉控制器学生姓名荆玉峰班级06电子信息工程（1）班学号2006100173指导教师谢剑锋完成日期 2010 年 6 月 13 日南昌工程学院（本）毕业设计（论文）南昌工程学院毕业设计（论文）任务书I、毕业设计(论文)题目：基于FPGA技术的微波炉控制器设计II、毕业设计(论文)使用的原始资料(数据)及设计技术要求：1. 用FPGA设计微波炉控制器电路;2．可设置烹调时间；3. 具有显示功能。
4. 用MAXPLUSII软件仿真。
5. 硬件调试I I I、毕业设计(论文)工作内容及完成时间：3.29～4.15 完成开题报告；4.15～5.1 软件设计及仿真；5.2～6.10 硬件调试；6.11～7.1 撰写论文。
Ⅳ主要参考资料：1．UweMeyer-Baese.数字信号处理的FPGA实现[M],北京:清华大学出版社,20022. (英)渥伦斯基Digital System Design with VHDL,Second Edition [M]工业出版社2004.073.侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计［M］.西安：西安电子科技大学出版，19994. Stephan W.Mondwurf.BENEFITSOF THE CORDIC-ALGORITHM IN A VERSATILECOFDM MODULATOR/DEMODULATOR DESIGN ［M］. Fourth IEEE InternationalCaracas Conference on Devices, Circuits电子工程系电子信息工程专业类 1 班学生：荆玉峰日期：自2010年3月8日至2010年6月20日指导教师：谢剑锋助理指导教师(并指出所负责的部分)：教研室主任：附注:任务书应该附在已完成的毕业设计说明书首页。
微波炉控制器 2
1课程设计目的以VHDL语言为开发工具，Quartus II作为程序运行平台。
通过设计和实验，对开发的程序进行调试运行和波形仿真测试验证，运用硬件描述语言VHDL，大大降低了硬件数字系统设计。
该控制器具有系统复位、时间设定、烹饪计时、显示译码等功能，基于FPGA 芯片实现。
2 课程设计要求和任务2.1 设计任务利用所学的EDA设计方法实现微波炉定时控制，熟练使用使用QUARTUSII应用软件，进一步学习使用VHDL语言、原理图等EDA设计方法进行综合题目的方法。
2.2功能要求1.复位开关：2.启动开关：3.烹调时间设置：4.烹调时间显示：5.七段码测试：6.启动输出：7.按TEST键可以测试七段码管，显示为“8888”；8.设定时间后，按启动键开始烹调，同时七段码显示剩余时间，时间为0时，显示烹调完成信息“CDEF”3总体设计思路及原理描述根据题目要求，通过该控制器再配以4个七段数码二极管完成微波炉的定时及信息显示。
该系统控制部分以FPGA芯片为核心，根据该微波炉控制器的功能设计要求，本系统可由以下4个模块组成：①时钟分频模块；②时间初始化模块；③烹调倒计时模块；④显示译码模块。
clk是秒时钟脉冲输入，它接收每秒一个时钟脉冲的节拍信号。
reset为复位信号，高电平有效，用于芯片的复位功能。
test为测试信号，高电平有效，用于测试4个七段数码二极管工作是否正常。
start 为开始加热信号。
sec1、sec10、min1、min10 为设定时间的秒位、十秒位、一分位、十分位。
selectLed 为数码管位选信号共3位。
Led 为数码管段码信号共7位。
clk是秒时钟脉冲输入，它接收每秒一个时钟脉冲的节拍信号。
reset为复位信号，高电平有效，用于芯片的复位功能。
test为测试信号，高电平有效，用于测试4个七段数码二极管工作是否正常。
start 为开始加热信号。
sec1、sec10、min1、min10 为设定时间的秒位、十秒位、一分位、十分位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的微波炉定时系统设计
作者：梁丽
来源：《中国教育技术装备》2016年第20期
摘要介绍基于FPGA的微波炉定时系统的设计思想、开发过程和仿真结果。
用EDA技术设计电子系统，具有设计效率高、修改快捷、易于升级和性能稳定等一系列优点。
关键字 FPGA；EDA技术；微波炉；定时系统
中图分类号：G642 文献标识码：B
文章编号：1671-489X（2016）20-0047-03
1 前言
以EDA工具为开发环境，以硬件描述语言VHDL为编程语言，以可编程逻辑器件FPGA 为设计载体，采用EDA技术自顶向下的电子系统设计，改进传统的电子系统设计观念。
这种方法从系统级设计入手，在顶层、方框图级、功能级、门级等分别进行系统描述、功能设计、逻辑设计、电路设计等，由于设计的主要仿真和调试过程是在高层次上完成的，极大地提高了电子系统的设计效率、可靠性和灵活性。
下面以微波炉定时系统的设计为例，介绍在MAX+
PLUSⅡ软件环境下进行设计、测试，基于FPGA芯片进行硬件实现的设计过程。
2 设计要求
设计一种基于FPGA的微波炉定时系统。
要求：系统通电后处于复位状态。
首先，系统读入烹调时间，并显示在数码管上；然后按START键，系统进入烹调状态，剩余烹调时间在数码管上实时刷新；烹调结束后，数码管显示烹调结束信息，系统回到复位状态。
在烹调过程中，按PAUSE键或RESET键，可使系统暂停工作或使系统回到复位状态；在复位状态下，按TEST键可测试数码管工作是否正常[1]。
3 总体设计方案
从系统设计要求出发，自顶向下地将设计细化，使功能具体化、模块化。
微波炉定时系统由状态控制器、数据装载器、烹调计时器和动态显示电路等模块构成。
将各模块连接起来，用图形输入法形成顶层模块，微波炉定时系统顶层模块连接如图1所示。
4 设计实现
首先进行系统设计，划分各个功能模块，然后借助于EDA工具进行具体的模块设计。
采用VHDL语言对各模块进行编程，在MAX+PLUSⅡ环境下对各程序进行编译和仿真验证，创建各模块的器件符号，待建立整体系统顶层文件时调用。
状态控制器状态控制器的功能是根据输入信号和微波炉所处的状态控制自身工作状态的转换，并输出相应的控制信号。
仿真波形如图2所示，测试信号TEST=…1‟时，则
LD_8888=…1‟，指示数据装载器装入用于测试的数据“8888”；置位端SET_T=…1‟时，则
LD_CLK=…1‟，指示数据装载器装入设置的烹调时间数据；启动信号START=…1‟时，则COOK=…1‟，指示烹调正在进行之中，并提示计时器进行减计数；直到DONE=…1‟时，则LD_ DONE=…1‟，指示数据装载器装入烹调完毕的状态信息“donE”，才使COOK=…0‟。
中间信号量CURR_STATE指示出状态控制器的5种状态，分别用0、1、2、3、4来代表。
数据装载器数据装载器的功能是在状态控制器输出信号的控制下选择定时时间、测试数据或烹调完成等信息的装载。
利用3个装载信号的组合LD_8888&LD_DONE&LD_CLK赋给变量TEMP，巧妙地解决装载数据的选择问题。
仿真波形如图3所示，当LD_8888=…1‟时，输出测试数据，DATA2=“8888”；当LD_CLK=…1‟时，输出设置的烹调时间数据，
DATA2=“2453”；当LD_DONE=…1‟时，输出烹调完毕的状态信息数据，DATA2=“ABCD”，将其转化为数码管显示，应为“donE”；当LOAD=…1‟时，表示烹调计时器正处于数据装入状态。
烹调计时器烹调计时器的功能是实现烹调过程中的时间递减计数，且当计时结束时向状态控制器提供状态信号，以便状态控制器产生烹调完成信号。
烹调计时器的内部组成原理图如图4所示，利用两个减法十进制和两个减法六进制计数器的级联，可实现59′59″数之间的计时和初始数据的装载。
LOAD=…1‟时完成装入功能，COOK=…1‟时执行逆计数功能，DATA3为来自于数据装载器的输出数据；MIN_H、MIN_L、SEC_H和SEC_L为完成烹调所剩时间，PLUS和MINUS为控制MIN_L进行加…1‟和减…1‟的信号输入端；当数码管显示信息为DONE 时，指示烹调完成。
动态显示电路动态显示电路的功能是以动态扫描的方式将各种显示信息显示在4个LED 数码管上，4个数码管的8个数据端是分别并联的，由片选信号控制各数码管轮流显示。
该模块由片选、扫描、显示译码子模块整合实现。
对整个系统进行方案设计和功能划分，对各模块VHDL程序进行编写、编译和仿真验证。
根据系统设计的行为要求和功能要求，对各模块调用各模块的器件符号，按照图1所示逻辑功能连接起来，形成整体系统顶层文件；通过编
译、功能仿真后，设置芯片的管脚位置，最后将执行文件下载到FPGA芯片中，与外围电路一起构成微波炉定时系统的硬件电路，并进行实际测试。
微波炉定时系统的仿真波形图如图5所示。
将测试信号TEST置为…1‟时，数码管上显示字形“8888”，在置位的过程中，置位端SET_T要始终保持高电平直到置位完成。
置入的数为
“2828”，当开始信号START为高电平时，整个系统开始工作，进入倒数计时状态。
当PAUSE 置为…1‟时，暂停工作，仿真波形图中系统暂停时的烹调剩余时间是“2821”；PAUSE回到电平时，继续工作。
5 结语
EDA设计工具和可编程逻辑器件是现代电子技术的基础。
以VHDL硬件描述语言进行设计，将微波炉定时系统的核心部分集成在一片FPGA芯片内，可以通过软件编程的方法对其硬件结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，为电子系统的设计带来极大的灵活性和通用性。
参考文献
[1]徐志军，徐光辉.CPLD/FPGA的开发与应用[M].北京：电子工业出版社，2002.。