第10讲 CMOS反相器
cmos反相器工作原理
cmos反相器工作原理CMOS反相器是一种常用的数字逻辑门电路，由一对互补MOSFET（MOS 场效应晶体管）组成。
它的核心组成部件是P型MOS和N型MOS管，具体工作原理如下：1.P型MOS管（PMOS）：PMOS管是一种具有P型沟道的器件。
它的沟道是由N型衬底掺入的P型材料构成的。
当PMOS上的栅极电压低于临界值时，沟道形成，并且电流可以流过沟道。
当PMOS上的栅极电压高于临界值时，沟道被截断，电流无法流过。
2.N型MOS管（NMOS）：NMOS管是一种具有N型沟道的器件。
它的沟道是由P型衬底掺入的N型材料构成的。
当NMOS上的栅极电压高于临界值时，沟道形成，并且电流可以流过沟道。
当NMOS上的栅极电压低于临界值时，沟道被截断，电流无法流过。
在CMOS反相器中，一个PMOS管和一个NMOS管被连接在一起，形成一个互补对。
它们的栅极由同一个输入控制，且互补对电源共享。
工作原理如下：1.输入为高电平时：当输入为高电平（逻辑1）时，输入端的电压被传递到NMOS管的栅极。
其结果是NMOS管导通，沟道形成。
同时，输入端的高电平也被送到PMOS管的栅极，但由于PMOS管的特性，栅极电压为高电平时导致PMOS管截断，沟道断开。
因此，在输入为高电平时，NMOS导通，PMOS截断，输出为低电平（逻辑0）。
2.输入为低电平时：当输入为低电平（逻辑0）时，NMOS的栅极电压为低电平，导致NMOS截断，沟道断开。
与此同时，输入低电平也传递到PMOS的栅极。
由于PMOS的特性，低电平导致PMOS导通，沟道形成。
因此，在输入为低电平时，NMOS截断，PMOS导通，输出为高电平（逻辑1）。
通过这种方式，输入的逻辑电平被反转，从而实现了反相器的功能。
CMOS反相器的优点之一是功耗较低。
因为在输入为逻辑1时只有一个NMOS导通，输入为逻辑0时只有一个PMOS导通，其他管子都是截断的，消耗的功率非常小。
此外，CMOS反相器还具有高噪声抑制能力和较高的输入阻抗。
COMS反相器原理
Y
VDD
B
图3-5-14 带缓冲级的与非门
A
上述电路虽然简单;但存在一些严重缺点： 1 输出电阻受输入端状态的影响； 2 当输入端数目增多时;输出低电平也随着相应提高;使低电平噪声容限降低
3 5 CMOS电路
3 5 1 CMOS反相器工作原理
3 5 2 CMOS反相器的主要特性
3 5 3 CMOS传输门
3 5 4 CMOS逻辑门电路
3 5 5 CMOS电路的锁定效应及 正确使用方法
图351 CMOS反相器
D
G
S
S
G
D
vO
VDD
TL
T0
vI
3 5 1 CMOS反相器工作原理
CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成 通常P沟道管作为负载管;N沟道管作为输入管
第一种形式： 在反相器基础上增加一对P沟道T'P和N沟道T'N MOS管 当控制端为1时;T'P和T'N同时截止;输出呈高阻态；当控制端为0时;T'P和T'N同时导通;反相器正常工作 该电路为低电平有效的三态输出门
EN
图3516 三态输出CMOS门结构之二
A
Y
VDD
≥1
TN
TP
A
Y
&
TN
当输入vI为高电平时;负载管截止;输入管导通;负载电流IOL灌入输入管;如图356 所示 灌入的电流就是N沟道管的iDS;输出特性曲线如图357 所示 输出电阻的大小与vGSNvI有关;vI越大;输出电阻越小;反相器带负载能力越强
cmos反相器的工作原理
cmos反相器的工作原理
CMOS反相器的工作原理是基于CMOS（互补金属氧化物半导体）技术的电路。
CMOS反相器是一种用于取反输入信号的数字电路。
它由一对互补型MOSFET
（金属氧化物半导体场效应晶体管）组成，包括一个P型MOSFET和一个N型MOSFET。
CMOS反相器的输入端连接到P型MOSFET的栅极，同时也连接到N型MOSFET的栅极。
而输出端则连接到两个MOSFET的源极之间。
其中，P型MOSFET的源极连接到正电源（VDD），而N型MOSFET的源极连接到地。
当输入端的电压为高电平（逻辑1）时，P型MOSFET的栅极电压低于P型MOSFET的阈值电压，导致P型MOSFET处于关闭状态，不导通。
与此同时，N
型MOSFET的栅极电压高于N型MOSFET的阈值电压，导致N型MOSFET处于
导通状态。
当输入端的电压为低电平（逻辑0）时，P型MOSFET的栅极电压高于P型MOSFET的阈值电压，导致P型MOSFET处于导通状态。
与此同时，N型MOSFET的栅极电压低于N型MOSFET的阈值电压，导致N型MOSFET处于关
闭状态，不导通。
根据上述工作原理，当输入端为高电平时，输出端会产生低电平（逻辑0）的
信号；当输入端为低电平时，输出端会产生高电平（逻辑1）的信号。
因此，CMOS反相器能够将输入信号取反输出。
CMOS反相器具有低功耗、高噪声容忍度和良好的抗干扰能力等优点，因此被
广泛应用于数字逻辑电路和微处理器中。
它在现代电路设计中起着重要的作用，帮助实现数字电路中的信号处理和逻辑功能。
CMOS反相器的概述
CMOS反相器的概述CMOS反相器是一种非常常用的逻辑门，可以进行数字信号的反相操作。
CMOS反相器由CMOS技术制造而成，具有低功耗、高可靠性和低噪声的特点。
在数字电路中，CMOS反相器被广泛应用于时序电路、计数器、存储器等模块。
CMOS反相器的基本结构包括一个N型MOS管和一个P型MOS管，N型管和P型管的栅极通过逻辑信号控制，当输入信号为高电平时，N型管导通，P型管截断；当输入信号为低电平时，N型管截断，P型管导通。
这样，输出信号就与输入信号相反，实现了信号的反相操作。
CMOS反相器的输入和输出特性非常重要。
在CMOS反相器中，输入和输出电平可以区分为三个状态：高电平、低电平和开路状态。
当输入电平为高电平时，即逻辑1时，N型管导通，输出电平为低电平，即逻辑0；当输入电平为低电平时，即逻辑0时，P型管导通，输出电平为高电平，即逻辑1；当输入电平为开路状态时，即逻辑Z，输出电平保持上一个状态。
CMOS反相器的优点在于其低功耗和高可靠性。
由于CMOS技术将N型和P型管结合在一起，只有当输入信号改变时才会有电流流动。
在不改变输入信号时，CMOS反相器几乎不消耗功耗。
此外，由于N型和P型管分别负责导通和截断，CMOS反相器对噪声和电压干扰的抵抗能力较强，能够提供稳定的输出信号。
另外，CMOS反相器还具有较高的噪声容限和抗串扰能力。
在数字电路中，信号的传输会产生一定的噪声和串扰，这会导致信号的失真和误差。
CMOS反相器在设计上减小了管子之间的互感和电路之间的耦合，使其能够在抗噪声和抗串扰方面有较好的性能。
这使得CMOS反相器能够适应较严苛的工作环境，提供可靠的信号处理能力。
尽管CMOS反相器具有许多优点，但它也存在一些问题。
首先，由于CMOS反相器采用两个互补型MOS管连接而成，因此在制造过程中需要精心控制各项参数，如电流、阈值电压等，这使得制造过程复杂，成本较高。
此外，CMOS反相器在频率较高的应用中，存在一定的延迟和功耗问题，因此在高速和高频率应用中需要进行相应的优化和补偿。
CMOS反相器
B
18
N阱形成的主要步骤是：
1、外延层；2、原氧化生长；3、第一层掩膜（N阱注 入）；4、N阱注入（高能）；5、退火，如下图。外延层 与衬底有完全相同的晶格结构，只是纯度更高晶格缺陷更 少。氧化层的主要 作用是：1、保护表面的外延层免受沾 污；2、阻止在注入过程中对硅片过度损伤；3、作为氧化 屏蔽层，有助于控制注入过程中杂质的注入深度。光刻胶 图形覆盖了硅片上的特定区域，将起保护起来免于离子注 入。离子注入机离化杂质原子，使其加速获得高能，选出 最恰当的元素注入，并聚焦离子成为极窄的一束，最后扫 描使硅片不受光刻胶保护的区域得到均匀掺杂。杂质离子 穿透硅的晶格结构，对其共价原子结构造成损伤，这种损 伤在以后的扩散以及退火步骤中得到修复。
源/漏（S/D）注入工艺
为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结
深，但是比最初的双阱掺杂的结深浅，上一步形成的侧墙阻止
了注入杂质侵入狭窄的沟道。N+S/D注入的主要步骤是：1、第
七层掩膜（N+S/D注入）；2、 N+S/D注入（中等能量）P+S/D
注入的步骤：1、第八层（ P+S/D 注入）；2、 P+S/D（中等能
B
SUM
≥1
COUT
B
13
---用RTL描述的一位半加器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY HADDER IS
PORT (A,B:IN STD_LOGIC;
SO,CO:OUT STD_LOGIC);
END ENTITY HADDER;
ARCHITECTURE FH1 OF HADDER IS
10CMOS反相器
延时定义
传播延时
上升下降时间 Transition time 或叫Slew
电子与通信工程系
环振荡器
Ring Oscillator
电子与通信工Leabharlann 系电子与通信工程系延时计算
t transition=
这一模型可以用来模拟反相器延时
电子与通信工程系
（7）逻辑门的功耗
瞬时功耗: p(t) =v(t)i(t) =Vsupplyi(t)
上节回顾
• 逻辑门性能表征
– VTC – 噪声容限 – 抗噪声能力 – 单向性 – 扇入/扇出
电子与通信工程系
（6）理想逻辑门
电子与通信工程系
70年代的NMOS工艺反相器VTC
电子与通信工程系
性能
动态性能（由动态或瞬态响应来决定） 上升时间、下降时间（tr ，tf ） 传播时间（tPHL ，tPLH ，tP） 一个门的传播时间与扇出和扇入数有关 测量门的延时可以用环振电路（一般至少五级反相器） 实际电路的最高工作频率比环振测得的低50-100倍
峰值功耗: Ppeak =Vsupplyipeak
平均功耗:
P
ave
1 T
tT t
p(t)dt V
supply
T
tT t
isuppl(y t)dt
功率延时积（PDP） =E=每操作消耗的能量=Pav×tp
能量延时积（EDP） =门的品质（度量）因子= E×tp
电子与通信工程系
功耗对设计的影响： • 功耗影响设计：封装、冷却、电源线尺寸、
4.输入阻抗高 -输入电路为零，增加扇出只影响延时
5.稳态情况无静态电流。 （忽略漏电流） -理论上无静态功耗
高二物理竞赛课件CMOS反相器的静态输入和输出特性
1. 与非门
2.或非门
带缓冲极的CMOS门
1、与非门
存在的缺点： (1) : 输 1则RO RON 2 RON 4 2RON
A
0, B
0则RO
RON1
//
RON 3
1 2
RON
A 0, B 1则RO RON1 RON
A 1, B 0则RO RON3 RON
1( T
t2
t1 iT dt
t4
t3 iT dt )
静态功耗极小，与动态功耗相比，可以忽略
三、动态功耗
3.总的动态功耗 PD PT PC
2.负载电容充放电功耗PC 当VI ,VDD经T 1向CL充电，有iP 当VI , CL经T 2放电，有iN 可得平均功耗
PC CL fVD2D
3.3.5 其他类型的CMOS门电路 一、其他逻辑功能的门电路
一、传输延迟时间 1.原因：CI和CL充放电，因为RON 较大所以CL充放电影响也较大 ; 2.tPHL , tPLH 受CL、VDD影响 ; 3.tPHL tPLH，74HC系列为10ns，74AHC系列为5ns。
二、交流噪声容限 三、动态功耗
1.导通功耗
PT
VDD ITAV , 其中ITAV
CMOS 反相器的静态输入 和输出特性
CMOS 反相器的静态输入和输出特性 一、输入特性
二、输出特性
1.低电平输出特性VOL f (IOL ) 同样的IOL下，VGS VOL
二、输出特性
1.高电平输出特性VOH f (IOH ) 同样的IOH下，VGS VOH 越少
3.3.4 CMOS反相器的动态特性
(2)输出的高低电平受输入端数目的影响
输入端越多，VOL越高，VOH 也更高 (3)使T2、T4的VGS达到开启电压时， 对应的VI 值不同
cmos反相器
0.5
0 0
0.5
1
1.5
2
2.5
Vin (V)
三CMOS反相器的性能：动态特性
图7
影响一对串联反相器动态特性的寄生电容
四 功耗，能量和能量延时
• 动态功耗 • 静态功耗
• 由冲放电电容引起的动态功耗
图8 由低至高翻转期间的等效电路
翻转期间从电源中取得的能量值EVDD如下所示：
翻转结束时在电容上存储的能量EC如下所示：
静态CMOS反相器的中点增益
求导并求解dVout/dVin得到：
忽略某些二次项并令Vin=VM,得到下面增益表达式：
• 稳定性
器件参数变化
2.5
2
器 件 参 数 变 化 对 静 态 CMOS 好的PMOS 坏的 NMOS
1.5
Vout(V)
Nominal
1
好的NMOS 坏的 PMOS
反 相 器 VCT 的 影 响 图6
计算平均功耗为：
（a）大电容负载
（b）小电容负载
图11 负载电容对短路电流的影 响
图12 CMOS反相器通过NMOS晶体管的短路电 流与负载电容的关系（输入斜率固定为500ps）
• 静态功耗
图13 CMOS反相器中泄漏电流的来源（Vin=0V）
图14 VGS＝0时降低阈值会使亚阈值电流增加
小结
• 静态CMOS反相器把一个上拉的PMOS器件和一个下拉的 NMOS器件组合在一起。 • 该门具有几乎理想的电压传输特性。 • 它的传输延时主要由充放电负载电容CL所需要的时间决定。 使负载电容保持较小是实现高性能电路的最有效手段。 • 功耗主要是由在充电和放电负载电容时消耗的动态功耗决 定的。 • 是工艺尺寸变小是减小一个门的面积，传播延时以及功耗 的有效手段。 • 互连线的影响将在总延时和总性能中逐渐占有更大的比例。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验结果
高偏斜 无偏斜 低偏斜
反相器的PN比
PN比：一个设计中， 反相器的P管“宽长比”与N管“宽长比” 之比，即（WP/LP)/(WN/LN)。PN比与工艺相关,一般在1.5-3. ”最佳PN比”可采用以下方式两种方式之一确定 （1）根据静态特性：使反相器的转换点电压为1/2VDD。 （2）根据动态特性：使反相器的tplh和tphl相等。 两种方法本应一致，但实际略有区别。 典型情况LN=LP=L(min)，PN比等价于P管和N管的宽度比。
第10讲 CMOS反相器
电路结构和逻辑功能
反相器是CMOS数字电路性能设计的基准。其它 逻辑门的性能要按等价为反相器时的性能来考虑.
直流特性
1.传输特性曲线 输出电压随输入电压变化的曲线
直流参数VIH和VIL的物理意义
VIH 最小可靠输入高电平电压.完整的名称应为VIH(min). VIL 最大可靠输入低电平电压.完整的名称应为VIl(max).
管宽度较大,会导致面积和功耗增加. 实际设计中,普通反相器的PN比小于“最佳PN比”, 一般约等于最佳PN比的平方根. 驱动时钟信号的反相器的PN比按保证上升、下降 延迟相等的“最佳PN比”设计.
反相器的动态电流
输出电平 变化时才 有电流。
注意：测 功耗要看 电源的电 流，不是 输入信号 源电流。
反相器的动态功耗
充电平均电流 平均功耗
I avg
Qc VDD Ctot T T
2 Ctot VDD 2 Ctot VDD f clk T
Pavg VDD I avg
数字电路功耗的一般表达式
2 Pd k VDD f CL
由于一个复杂数字电路中只有一部分逻辑门在 时钟作用下发生状态变化，因此用平均开关行 为因子k修正。 数字电路的功耗与电源电压平方成正比，与频 率和负载电容成正比,减少k或CL是低功耗设计 手段。
VOL NML VIL NML=VIL-VOL 内部 NML=VIL
驱动门
负载门
理想传输特性
VIH=VIL=1/2VDD,具有最大的噪声容限.
实际传输特性
VSP称为转换点电压或反相器的阈值电压,如何使VSP=1/2VDD?
转换点处反相器中MOS管的工作状态
正常工作条件: 要使输出 电压变化, 必须有 由定义: 所以:
90%
10%
10%VDD的时间。
tr
tf
上升下降时间统称迁移时间（Transition time).另 有定义为20%到80%.
反相实验
*----------反相器静态特性-------------.option post=2 .option search ="d:/hspice2011/libs" .lib "st02.lib" tt *-------------------------------------.param WX=1.5u m1 y a vdd vdd mp w=WX l=0.5u m2 y a gnd gnd mn w=1.05u l=0.5u v1 vdd gnd 5 v2 a gnd 0 .dc v2 0 5 0.01 sweep WX poi 3 1.05u 2.65u 6.05u .end
要使逻辑电路可靠工作,输入高电平电压必须大于
VIH,输入低电平电压必须小于VIL.
CMOS反相器VIH和VIL的定义
VIL:输入电压由低到高变 化时,输出电压开始下降且 传输特性曲线斜率为-1的 点,即图中A点对应的输入 电压. VIH:输入电压由高到低 变化时,输出电压开始上 升且传输特性曲线斜率 为-1的点,即图中B点对 应的输入电压.
集成电路内部一般没有阻性负载(没有输出电流),设计
者应始终保持VOH=VDD(对CMOS电路容易实现),即使 VOH=0.99VDD也是不好的设计.
噪声容限(Noise Margins)
反映可靠性的 参数.
VOH NMH VIH NMH=VOH-VIH 内部 NMH=VDD-VIH
NMH称为高
电平噪声容限 NML称为低电 平噪声容限.
无偏斜PN比的计算
典型工艺中 VTHN VTHP
IDN=IDP
由定义转换点处Vin=Vout=VSP
要使VSP=1/2VDD，则
Wp Wn 即 n Cox p Cox Ln Lp
n p
由于L一般都 取最小，所以
n W n p
Wp
实际电路的PN比
“最佳PN比”是根据速度确定的,使用该PN比时,P
VDD VTHN VTNP
VGS1 Vin VTHN
VSG 2 VDD Vin VTHP
Vout Vin VDS 1
VDS1 VTHN VDS ,sat
VSD 2 VDD Vin VTHP VSD ,sat
故 两个管子都在饱和区.
转换点电压计算公式
VOH和VOL
VOH的一般定义是,最小合格高电平电压,VOL的一般定义是最大合
格低电平电压. CMOS集成电路内部总是规定VOH=VDD, VOL=0V.
在外部引脚有电流负载时,允许VOH略有下降,也允许VOL略有上升,
例如VOH(min)=0.9VDD, VOL(max)=0.1VDD
传输延迟的定义： 输入信号变化 50%VDD到输出信 号变化到50%VDD 的时间。
输入
50%
命名：从输出信号 的角度命名。tplh 是输出由低到高的 延迟，tphl是输出 有高到底的延迟。
输出
50%
tplh
tphl
上升时间和下降时间
上升时间：从 10%VDD上升到 90%VDD的时间。 下降时间：从 90%VDD下降到
由于两个管子都在饱和区，且电流相等，所以有
VSP计算公式为
无偏斜反相器
无偏斜反相器(unskewed)
p n
p n
p n
1 Vsp VDD 2
高偏斜(high-skewed)
1 VSP VDD 2
1 VSP VDD 2
低偏斜(low-skewed)
反相器的传输延迟tphl和tplh