哈工大微电子IC思考题、作业、提问总结1

合集下载

微电子值得参考的问题共11页文档

l 为什么位错（线）不能终止于晶体内部，而一定会在表面露头？【答】位错是线状缺陷，是晶体的已滑移区与未滑移区的交界线（两个滑移面只能相交于一条线）；滑移面是一定的晶面，晶面发生滑移时不可能停止在晶体内部，即不能只有晶面的一部分滑移（否则能量太高）。

因此作为滑移面的交线——位错线也就不可能终止于晶体内部。

不过，有一种环状的位错——位错环可以完全处在晶体内部；只是位错环的内、外分别是已滑移区和未滑移区。

l skai20082009问：半导体的平均电离能和禁带宽度的区别怎样？（例如，硅的禁带宽度是1.12eV，平均碰撞电离能为3.62eV。

）【答】这个问题与本征激发的机理有关，因为电离的本质就是本征激发。

禁带宽度是指利用热激发产生载流子，即热电离，所需要的平均能量。

在室温下，载流子的平均热运动能量（kT）约为0.026eV，但由于它们遵从着一定的能量分布规律，则也可以有少量的电子从价带跃迁到导带、而产生出本征载流子——热电离。

其它形式的电离，如强电场引起的碰撞电离或者其他粒子激发所产生的电离，这些电离所需要的能量就要高于禁带宽度；因为这样产生出来的电子、空穴还具有一定的动能和动量，则能量和动量守恒的要求，就使得它们的电离能至少要比禁带宽度大一倍半多。

半导体的雪崩击穿电压就决定于这种平均碰撞电离能（对Si，约为3.62eV）。

这里讲的电离，实际上都是价电子从价带跃迁到导带的一种效果，也就是产生载流子的一种作用。

因为价电子并不能在整个晶体中自由运动，则不能导电；只有变成为导带的自由电子之后，即已经摆脱了原子实的束缚、并离开了它所属的的原子实之后，才可在整个晶体中运动，即为载流子（留在价带中的空位也是载流子——空穴）。

l cookieyan90问：在极性半导体中，对载流子的散射，为什么主要是纵光学波、而不是横光学波？【答】导致散射载流子的根本原因是晶体周期性势场之外的附加势场（势能）。

在极性半导体中，因为纵光学波能够产生局部正、负电荷的积累，即能够形成局部电场，从而可造成电子势能在空间上的变化——附加势能，所以能够散射载流子。

哈工大电路习题答案

哈工大电路习题答案哈工大电路习题答案在学习电路课程的过程中，我们经常会遇到各种各样的习题。

这些习题不仅能够帮助我们巩固所学的知识，还能够提高我们的解题能力。

然而，有时候我们可能会遇到一些难以解答的问题，这时候就需要一些参考答案来帮助我们。

下面，我将为大家提供一些哈工大电路习题的参考答案。

1. 电路基础习题1.1 电阻与电流关系题目：一个电阻为10欧姆的电路中，通过的电流为2安培，求电路中的电压是多少？答案：根据欧姆定律，电压等于电流乘以电阻，所以电压等于2安培乘以10欧姆，即20伏特。

1.2 串联电路题目：有两个电阻分别为5欧姆和10欧姆的电路，串联连接在一起，通过的电流为3安培，求电路中的总电阻是多少？答案：串联电路中的总电阻等于各个电阻之和，所以总电阻等于5欧姆加上10欧姆，即15欧姆。

1.3 并联电路题目：有两个电阻分别为5欧姆和10欧姆的电路，并联连接在一起，通过的电流为2安培，求电路中的总电阻是多少？答案：并联电路中的总电阻等于各个电阻的倒数之和的倒数，所以总电阻等于(1/5 + 1/10)的倒数，即6.67欧姆。

2. 电路分析习题2.1 戴维南定理题目：有一个电阻为10欧姆的电路，通过的电流为2安培，求该电路中的电压是多少？答案：根据戴维南定理，可以通过测量电阻两端的电压来求解。

由于电阻为10欧姆，电流为2安培，所以电压等于电阻乘以电流，即20伏特。

2.2 超节点法题目：有一个包含电流源和电阻的电路，其中一个节点既有电流源又有电阻，如何应用超节点法来简化电路分析？答案：超节点法是一种简化复杂电路分析的方法，可以将包含电流源和电阻的节点分解为两个节点，其中一个节点为电流源连接的节点，另一个节点为电阻连接的节点。

然后根据电流源和电阻之间的关系，可以求解出电路中的电流和电压。

3. 电路设计习题3.1 电路的功率计算题目：有一个电阻为10欧姆的电路，通过的电流为2安培，求该电路的功率是多少？答案：根据功率公式，功率等于电流的平方乘以电阻，所以功率等于2安培的平方乘以10欧姆，即40瓦特。

电力电子技术(哈尔滨工程大学)电力电子技术习题及思考题7.docx

7. 1PWM控制就是对脉冲的宽度进行调制的技术。

即通过对一系列脉冲的宽度进行调制，来等效地获得所需要波形（含形状和幅值）在采样控制理论中有一条重要的结论冲量相等而形状不同的窄脉冲加在具有惯性的环节上时其效果基本相同冲量即窄脉冲的面积。

效果基本相同是指环节的输出响应波形基本相同。

述原理称为面积等效原理以正弦PWM控制为例。

把正弦半波分成N等份，就可把其看成是N个彼此相连的脉冲列所组成的波形。

这些脉冲宽度相等，都等于兀/N,但幅值不等且脉冲顶部不是水平直线而是曲线，各脉冲幅值按正弦规律变化。

如果把上述脉冲列利用相同数量的等幅而不等宽的矩形脉冲代替，使矩形脉冲的中点和相应止弦波部分的中点重合，且使矩形脉冲和相应的正弦波部分面积（冲量）相等，就得到PWM波形。

各PWM脉冲的幅值相等而宽度是按正弦规律变化的。

根据面积等效原理，PWM 波形和正弦半波是等效的。

对于正弦波的负半周，也可以用同样的方法得到PWM波形。

可见，所得到的PWM波形和期望得到的正弦波等效。

7.3 三角波载波在信号波正半周期或负半周期里只有单…的极性，所得的PWM波形在半个周期中也只在单极性范围内变化，称为单极性PWM 控制方式。

三角波载波始终是有正有负为双极性的，所得的PWM波形在半个周期中有正、有负，贝I」称之为双极性PWM控制方式。

三相桥式PWM 型逆变电路中，输出相电压有两种电平：0.5S和・0.5 S。

输出线电压有三种电平5、0、-C/d o7.4首先尽量使波形具有对称性，为消去偶次谐波，应使波形正负两个半周期对称，为消去谐波中的余弦项，使波形在正半周期前后1/4 周期以兀/2为轴线对称。

考虑到上述对称性，半周期内有5个开关时刻可以控制。

利用其中的1个自由度控制基波的大小，剩余的4个自由度可用于消除4种频率的谐波。

7.5载波信号和调制信号不保持同步的调制方式称为异步调制。

在异步调制方式中，通常保持载波频率£固定不变，因而当信号波频率兀变化时，载波比N是变化的。

微电子作业答案完美版

半导体物理与器件1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分).集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

小规模时代（SSI）,元件数2-50；中规模时代（MSI），元件数30-5000；大规模时代（ISI）, 元件数5000-10万；超大规模时代（visi），10万-100万；甚大规模，大于100万。

2. 写出IC 制造的５个步骤？(15分)（1）硅片制备（Wafer preparation）：晶体生长，滚圆、切片、抛光。

（2）硅片制造（Wafer fabrication）：清洗、成膜、光刻、刻蚀、掺杂。

（3）硅片测试/拣选（Wafer test/sort）：测试、拣选每个芯片。

（4）装配与封装（Assembly and packaging）：沿着划片槽切割成芯片、压焊和包封。

（5）终测（Final test）：电学和环境测试。

3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：①提高芯片性能②提高芯片可靠性③降低成本摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%， IC 工作速度提高1.5倍等发展规律发展。

4. 什么是特征尺寸CD？(10分).硅片上的最小特征尺寸称为 CD，CD 常用于衡量工艺难易的标志。

5. 什么是More moore定律和More than Moore定律？(10分) “More Moore”：是指继续遵循Moore定律，芯片特征尺寸不断缩小（Scaling down），以满足处理器和内存对增加性能/容量和降低价格的要求。

它包括了两方面：从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，以及与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D 集成或精确的封装级(SiP)或芯片级(SoC)转移。

哈工大微电子IC 2005年秋季A答案要点

一、分析图1所示的双极型集成电路版图。

(共计30分) 1. 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分） 2. 按图中所示的A-A 切面画出剖面结构示意图图。

（7分）3. 图中的N+埋层有那些作用？（4分）4. 图中的N+发射区扩散有那些作用？（4分）5. 提取电路并分析该电路的功能，说明各器件的作用.（10分）答案要点：1. N+埋层、P+隔离、硼扩散（基区P 型扩散）、2.AA图1双极型集成电路版图Vdd Gnd3. N+埋层的作用：1）减小外延层寄生电阻（横向PNP管基区电阻，NPN管集电极电阻）2）减小寄生PNP晶体管效应（加大了寄生PNP基区宽度，形成寄生PNP基区减速电场4. N+发射区扩散的作用：1）横向PNP管的基区电极欧姆接触2）NPN管的发射区和NPN管的集电区电极欧姆接触3）电阻岛衬底接电源电位的欧姆接触5.提取的电路图如右图，是一放大器电路。

T1为放大管，基极为输入，集电极为输出。

T2、T3、Rr为基本镜像电流源电路。

T3和Rr产生参考电流Ir，T2产生与Ir基本相等的恒定工作电流Io，稳定放大管T1工作电流，同时T2作为T1的有源负载，提I高电压增益。

二、分析图2所示的CMOS 集成电路版图。

(共计30分)1. 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分）2. 按图中所示的A-A 切面画出剖面结构示意图。

（5分）3. 提取电路并分析该电路的功能（10分）4. 根据所提电路画出相同功能的E/E 饱和负载NMOS 电路并推导出其输出高、低电平表达式（设阈值电压为Vt ，忽略衬地偏置效应，负载管宽长比为β1,输入管等效宽长比为β2）（10分）答案要点：1. N 阱(Nwell)，有源区（active ），多晶硅（poly ）,P+注入（Pplus ），引线孔（contact ）,金属1（Metal1）,通孔（via ），金属2（Metal2）2. 剖面结构示意图AA图2 CMOS 集成电路版图3. 提取电路如右上图。

IC思考题(整理版)

思考题【1】CMP包括哪2个动力学过程？控制参数有哪些？答：（1）CMP是一个多相反应，有二个动力学过程：1.首先吸附在抛光布上的抛光液中的氧化剂、催化剂等与单晶片表面的硅原子在表面进行氧化还原的动力学过程（化学作用）如碱性抛光液中的OH-对Si的反应：Si ＋2OH- + H2O=== SiO32- + 2H22. 抛光表面反应物脱离硅单晶表面，即解吸过程，使未反应的硅单晶重新裸露出来的动力学过程（机械作用）（2）控制参数：1.抛光时间：2.磨头压力（向下压力）：3.转盘速率4.磨头速度磨料化学成分5.磨料流速6.硅片/磨料温度【2】异质外延对衬底和外延层有什么要求？答：异质外延的相容性1. 衬底与外延层不发生化学反应，不发生大量的溶解现象；2.衬底与外延层热力学参数相匹配，即热膨胀系数接近。

以避免外延层由生长温度冷却至室温时，产生残余热应力，界面位错，甚至外延层破裂。

3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。

【3】热氧化方法有哪几种？各有何优缺点？答：干氧氧化：在高温下氧直接与硅片反应生长二氧化硅的方法。

氧化膜致密性最好，针孔密度小，薄膜表面干燥，均匀性和重复性好，掩蔽能力强，与光刻胶接触良好、粘附好，光刻时不易产生浮胶，但是生长速率最慢；O2+Si--->SiO2 水蒸汽氧化：在高温下，硅与高纯水产生的蒸汽反应生成SiO2。

氧化膜致密性最差，针孔密度最大，薄膜表面潮湿，光刻难，浮胶。

但是，生长速率快。

H2+O2+Si--→SiO2+H2湿氧氧化：将干燥纯净的氧气在通入氧化炉前先经过一个水浴瓶，使氧气通过加热的高纯去离子水，携带一定量的水汽（水汽的含量由水浴温度－通常95℃左右和气流决定。

H2O(O2)+Si--→SiO2+H2水比氧在二氧化硅中有更高的扩散系数和大得多的溶解度，所以湿氧氧化有较高的氧化速度。

哈工大cmos模拟集成电路大作业

H a r b i n I n s t i t u t e o f T e c h n o l o g y模拟C M O S集成电路大作业设计题目：二级运放设计院系：班级：设计者：学号：设计时间：2011.6.20哈尔滨工业大学2012年设计题：假定μn C ox=110 μA/V2，μp C ox=50 μA/V2，λn＝0.04V-1，λp＝0.04V-1（有效沟道长度为1μm时），λn＝0.02V-1，λp＝0.02V-1（有效沟道长度为2μm时），λn＝0.01V-1，λp＝0.01V-1（有效沟道长度为4μm时），γ=0.2，V THN＝| V THP | =0.7V。

设计如下图的放大器，满足如下要求，其中负载电容C L= 10pF。

Av > 4000V/V，VDD = 5V，GB = 5MHz ，SR > 10V/µs ，60°相位裕度，Vout 摆幅=0.5~4.5V, ICMR 1.5~4.5V，Pdiss≤ 2mW1.请说明详细的设计过程，包括公式表达式（假定C ox = 0.35fF/µm2，栅源电容按计算）；2.给出进行交流仿真和瞬态仿真的spice仿真的网表，并给出仿真波形和结果。

3.如果要求Av至少提高为原来的2倍，其它要求不变，如何修改电路（注意讨论对其它性能参数的影响）？注意事项：1.计算得到的极点频率为角频率。

2.尺寸最后应选取整数，工艺精度的限制。

3.尾电流增加，Av增加还是减小？1.根据相位裕度PM=60deg的要求，求C c（假定ωz>10GB）;考虑零点的影响，CC的选取：PM=60°时，GB处︒-︒=⎪⎪⎭⎫ ⎝⎛+⎪⎪⎭⎫ ⎝⎛+⎪⎪⎭⎫ ⎝⎛60180c c c 21z p p GB tg ar GB tg ar GB tg ar ωωω令ωz =10GB 时()︒-︒=+⎪⎪⎭⎫⎝⎛+︒601801.0c c 902tg ar GB tg ar p ω若PM>60 °, ωp2>2.2GB ，并由ωz =10GB2.210mII mII L C g g C C >⨯由此可得：LC C C 22.0>负载电容C L =10pF,所以C c >2.2pF,取C c =3pF2.由已知的Cc 并根据转换速率的要求（或功耗要求）选择ISS （I5）的范围；A I A I s V S C I S r Cr μμμ40,30,/10555=>>=取可得，由3.由计算得到的电流偏置值(I5 /2),设计W3/L3（ W4/L4 ）满足上ICMR （或输出摆幅）要求，即饱和区条件；极限情况下，即ICMR 达最大4.5V 时，M3，M4管的过驱动电压为：3,4OD DD THn THpV V ICMR V V +=-+-由此可得，M3，M4管的漏电流：2253(4)3,411/2()2022p ox OD p ox DD THn THp W WI I C V C V ICMR V V A L L μμμ+===-+-=代入μp C ox =50 μA/V 2，VDD = 5V ，ICMR +=4.5V ，I 5=40μA ，V THN ＝| V THP | =0.7V 可得：3,43,4() 3.2()=4W WL L =，此时取4. 验证M3处镜像极点是否大于10GBGBC gC C g gs m gs gs m 10233433>=+验证F101.5008100.354440.6767.0-14-15333⨯=⨯⨯⨯⨯⨯==ox gs C L W CV A I L WC g oxp m /1044.891020410502266633---⨯=⨯⨯⨯⨯⨯=⋅=μ代入验证成立5. 设计W1/L1（ W2/L2 ）满足GB 的要求1/m cGB g C =6121110521032⨯⨯⨯⨯=⋅=⋅=-πμGB C I L WC g c oxn m由此解得：1,21,2()=2.01()=3W WL L ，此时取6. 设计W5/L5满足下ICMR （或输出摆幅）要求；当ICMR 取最小值1.5V 时，M5管的过驱动电压为：-6151-61222010=1.5-0.7=0.45V (/)110103OD GS TH n ox I V ICMR V ICMR V C W L μ--⎛⎫⎛⎫⨯⨯=-=-++ ⎪ ⎪ ⎪ ⎪⨯⨯⎝⎭⎝⎭255)(21OD ox n V L W C I μ=4)(3.59)(55==L WL W ，取由此可得， 7. 根据ωp2>2.2GB 计算得到gm6；并且根据偏置条件VSG4=VSG6计算得到M6的尺寸6222GB=; 2.2C m m p p L Cg gGB C ωω=>由，且得： 62622.2/,=2.2/m m L c m m L cg g C C g g C C >令2266 2.2()()()()n ox GS THN L p ox GS THP cWC V V C WL C V V LC μμ--=所以2224421412;()()2422p ox GS THP n ox GS THN W W I I C V V C V V L L μμ=-=-根据电路结构得：即 64642(2/2),()(4/4)n GS GS GS THP GS THP GS THN p W L V V V V V V V V W L μμ=-=-=-又因为所以6666(W2/L2)(W4/L4)2.2 2.21011034:==37.68=38350n LC p W WC L C L μμ⨯⨯⨯=联立可得，取8. 根据尺寸和g m6计算I 6，并验证V out,max 是否满足要求666444/3820190/4W L I I AW L μ==⨯=66666221901060.45(/)501038OD p ox I M V V C W L μ--⨯⨯===⨯⨯管的过驱动电压：6,max 50.45 4.55,DD OD out V V V V -=-=>满足要求9. 计算M7的尺寸。

微电子工艺作业参考答案（第1-第10次）

微电⼦⼯艺作业参考答案（第1-第10次）微电⼦⼯艺作业参考答案第⼀次作业（全体交）1、简单叙述微电⼦学对⼈类社会的作⽤答：⾃上世纪40年代晶体管诞⽣以来，微电⼦学科技术发展异常迅猛，⽬前已进⼊到巨⼤规模集成电路和系统集成时代，已经成为整个信息时代的标志和基础。

可以毫不夸张地说，没有微电⼦就没有今天的信息社会。

纵观⼈类社会发展的⽂明史，⼀切⽣产⽅式的重⼤变⾰都是由新的科学发明⽽引起的。

科学技术作为第⼀⽣产⼒，推动者社会向前发展。

1774年，英国格拉斯哥⼤学的修理⼯⽡特发明了蒸汽机，触发了第⼀次⼯业⾰命，产⽣了近代纺织业和机械制造业，使⼈类进⼊了利⽤机器延伸和发展⼈类体⼒劳动的时代。

1866年，德国科学家西门⼦发明了发发电机，引发了以电⽓化⼯业为代表的第⼆次技术⾰命。

当前，我们正在经历着⼀场新的技术⾰命，虽然第三次技术⾰命包含了新材料、新能源、⽣物⼯程、海洋⼯程、航天⼯程和电⼦信息技术等等，但影响最⼤、渗透性最强、最具有新技术⾰命代表性的仍是以微电⼦技术为核⼼的电⼦信息技术。

信息是客观事物状态和运动特征的⼀种普遍表现形式，是继材料和能源之后的第三⼤资源，是⼈类物质⽂明与精神⽂明赖以发展的三⼤⽀柱之⼀。

⽬前，全球正处在⼀场跨越时空的新的信息技术⾰命中，它将⽐⼈类历史上的任何⼀次技术⾰命对社会经济、政治、⽂化等带来的冲击都更为巨⼤，它将改变我们⼈类的⽣产⽅式、⽣活⽅式、⼯作⽅式，以及治理国家的⽅式。

实现社会信息化的关键是各种计算机和通讯设备，但其基础都是半导体和微电⼦技术。

1946年，美国宾⼣法尼亚⼤学莫尔学院诞⽣了世界第⼀台电⼦计算机ENIAC，运⾏速度只有每秒5000次，存储容量只有千位，平均稳定运⾏时间只有7分钟。

当时的专家认为，全世界只要有4台ENIAC就⾜够了。

然⽽，仅仅过了半多世纪，现在全世界的计算机数量已多达数亿台。

造成这个巨⼤变⾰的技术基础就是微电⼦。

现在，电⼦信息产业已经成为全球第⼀⼤产业。

哈工大半导体物理复习题与思考题(第一章)

1、原子中的电子和晶体中电子受势场作用情况以及运动情况有何不同？原子中内层电子和外层电子参与共有化运动有何不同？
2、晶体体积的大小对能级和能带有什么影响？
3、晶体中电子的运动状态与自由电子一样，也可以用波矢k来描述，然而晶体中电子所处的环境是不同的，试述两者间的差异。

4、描述半导体中电子运动为什么要引入“有效质量”的概念？用电子的惯性质量
m描述能带中电子运动有何局限性？
5、有效质量是否等同于经典力学中的质量？请加以说明。

6、有效质量对能带的宽度有什么影响？有人说：“有效质量愈大，能量密度也愈大，因而能带愈窄。

”是否如此？为什么？
7、简述有效质量与能带结构的关系？
8、从能带底到能带顶，晶体中电子的有效质量将如何变化？
9、为什么半导体满带中的少量空状态可以用具有正电荷和一定质量的空穴来描述？
10、为什么要引入空穴的概念？它有什么实际意义？
11、试从硅、锗等材料的价键结构来阐明空穴的概念？
12、空穴概念的引入，是不是因为半导体中客观存在着带正电的实体粒子？为什么？
13、试指出空穴的主要特征。

14、何谓等能面？为什么要引入等能面这一概念呢？
15、实验上要明显观察载流子的回旋共振现象，必须满足哪些条
16、说明布里渊区和k空间等能面这两个物理概念的不同。

讨论题
1.半导体中的电子即使没有外电场的作用，它也要受到半导体内部
电子及其他电子的势场作用。

试从半导体内部势场的作用。

讨论引入有效质量的意义。

2.结合晶体中电子的运动状态，谈谈对能带理论的认识和理解。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1-1 思考题1-1-1.典型PN结隔离工艺与分立器件NPN管制造工艺有什么不同（增加了哪些主要工序）？增加工序的的目的是什么？答：分立器件NPN管制造工艺：外延→一氧→一次光刻→B掺杂→二氧→二次光刻→P掺杂→三氧→三次光刻→金属化→四次光刻。

典型PN结隔离工艺：氧化→埋层光刻→埋层扩散→外延→二氧→隔离光刻→隔离扩散、推进（氧化）→基区光刻→基区扩散、再分布（氧化）→发射区光刻→发射区扩散、氧化→引线孔光刻→淀积金属→反刻金属→淀积钝化层→光刻压焊点→合金化及后工序。

增加的主要工序：埋层的光刻及扩散、隔离墙的光刻及扩散。

目的：埋层：1、减小串联电阻；2、减小寄生PNP晶体管的影响。

隔离墙：将N型外延层隔离成若干个“岛”，并且岛与岛间形成两个背靠背的反偏二极管，从而实现PN结隔离。

1-1-2.NPN管的电极是如何引出的？集电极引出有什么特殊要求？答：集成电路中的各个电极均从上表面引出。

要求：形成欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。

因此，外延层电极引出处应增加浓扩散。

1-1-3.典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或发射区扩散之后？答：由于隔离扩散深度较深，基区扩散深度相对较浅。

放在基区扩散之前，以防后工序对隔离扩散区产生影响。

1-1 作业1-1-1.典型PN结隔离工艺中器件之间是如何实现隔离的？答：在N型外延层中进行隔离扩散，并且扩穿外延层，与P型衬底连通，从而将N 型外延层划分为若干个“岛”；同时，将隔离区接最低电位，使岛与岛之间形成两个背靠背的反偏二极管，从而岛与岛互不干涉、互不影响。

通过以上两点实现了器件间的隔离。

1-1-2. 设典型PN结隔离工艺允许的最小线宽、外延层的厚度和各相关图形间的间距都为W，画出最小面积NPN晶体管图形和剖面结构图，并分别估算W为1μm 和0.5μm时，在1cm2的芯片面积上可以制作多少各这种相互隔离的最小面积晶体管。

答：长为9W，宽为5W，面积min为45W2。

计算略。

1-2 思考题1-2-1.在N阱硅栅CMOS基本工艺中做连线有源区和多晶硅可否交叉通过？答：不可以交叉通过。

如果是多晶硅与有源区交叉，尚可利用硅栅自对准来注入有源区，有源区被多晶硅分隔成两个不相连通的有源区，符合工艺要求。

但是，如果做金属连线有源区和多晶硅交叉，会引起金属线正下方亦有杂质注入，即两个本来分隔的有源区连通起来了，形成不了源区、漏区、沟道区，不符合工艺要求。

1-2-2. 在N阱硅栅CMOS基本工艺中有源区包括哪些区域，是如何刻蚀出来的？答：有源区包括：1，没有场区氧化层的区域；2，没有多晶硅氧化层的区域；3，没有表面光刻胶层的区域。

（源区、漏区、沟道区、欧姆接触区）如何刻蚀出来：首先通过光刻场区、场区氧化、去氮化硅，确定场区氧化层的分布位置；再通过栅氧化、淀积多晶硅和反刻多晶硅，确定N+多晶硅的分布位置；最后通过光刻有源区，从而最终确定有源区位置。

1-2-3.集成MOS管的衬底电极与分立MOS器件的有何不同？引出时要注意什么？答：不同点：集成MOS管的衬底电极都从上表面引出。

而分立MOS器件衬底电极从下表面引出。

注意点：由于P-Sub和N阱的掺杂浓度都较低，为了避免整流接触，电极引出处必须有浓掺杂区，尽量形成欧姆接触。

1-2 作业1-2-1.N阱硅栅CMOS基本工艺中的有源区包括哪些区域？答：在N阱硅栅CMOS基本工艺中有源区包括源区（S）、漏区（D）、沟道区（G）、欧姆接触区。

1-2-2.形成MOS管源漏区需要哪些光刻掩膜版？源漏区注入时有哪些介质做掩蔽层？答：需要的掩膜版：N-阱光刻掩膜版、场区光刻掩膜版、多晶硅反刻掩膜版、Pplus光刻掩膜版、Nplus光刻掩膜版。

掩蔽层介质：场区氧化层、多晶硅氧化层、表面光刻胶层。

1-2-3.场区注入和局部氧化有哪些作用？答：场区注入：提高P型场区开启电压，既有利于减小表面场区氧化层台阶，场区氧化层可以适当减薄，又有利于抑制闩锁效应。

局部氧化：1. 提高场区阈值电压，防止寄生MOS 管开启；2. 场区氧化层一部分在硅衬底表面之下，使得高出表面部分的氧化层台阶变小，提高了金属布线的可靠性。

1-3 作业1-3-1.设计1.3.1中给出的以N阱CMOS工艺为基础的BICMOS工艺流程（见下图）。

答：衬底准备（P型）→氧化→光刻n+埋层区→n+埋层扩散→清洁表面→生长p-外延→隔离氧化（薄氧+生长Si3N4）、光刻N-阱(N-well)→N-阱注入，N-阱推进，退火，清洁表面→长薄氧、长Si3N4、光刻场区(active反版)→场区氧化,清洁表面→氧化光刻P扩散区，P区扩散→栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶→光刻P+ active注入区（Pplus ）， P+注入（硅栅自对准）→光刻N+active注入区(Nplus)，N+注入（硅栅自对准）→清洁场区氧化层→绝缘介质淀积，平整化，光刻通孔(via)→蒸镀金属，反刻金属（metal)→清洁绝缘介质层→钝化层淀积，平整化，光刻钝化窗孔(pad)。

2-1 思考题2-1-1.集成NPN管与分立NPN管有什么不同？答：（1）四层三结结构，构成了一个寄生的PNP晶体管（有源寄生）；（2）电极都从上表面引出，造成电极的串联电阻和电容增大（无源寄生）。

2-1-2.有源寄生效应有何影响？如何减小或消除？答：影响：（1）NPN晶体管正向有源时，寄生PNP晶体管截止,等效为寄生电容；（2）NPN晶体管饱和或反向有源时，寄生PNP晶体管正向有源导通。

有电流流向衬底，影响NPN晶体管的正常工作。

措施：增加n+埋层：①加大了寄生PNP晶体管的基区宽度(到埋层的下边界)；②形成了寄生PNP晶体管基区减速场（埋层的上半区域）。

2-1-3.无源寄生有何影响？答：集电极串联电阻影响电流放大系数；基极寄生电阻引起发射极电流集边效应，还影响高频增益和噪声性能；发射极串联电阻很小，一般可忽略。

寄生电容包括发射结电容、集电结电容、隔离结电容，PN结电容包括势垒电容、扩散电容、底面和侧面电容，它们都影响着晶体管的频率参数。

2-1-4.NPN管图形尺寸与其主要参数之间有什么关系？答：（1）电流容量与发射区条长的关系：“电流集边效应”使最大工作电流正比于有效发射极周长：IEmax = α LE-eff（2）饱和压降与集电极寄生电阻的关系：集电极串联电阻，使晶体管饱和压降提高：Vces = Vceso+ Ic×rces（3）频率特性与寄生电阻、电容的关系:1/fT = 2π*1.4*(reCe+ Wb2/5Dnb+ rces*Cc+ δc/V m + 1/2r ces C js)2-1-5.NPN管常用图形各自的特点是什么？答：（1）单基极条形：结构简单、面积小,寄生电容小,电流容量小,基极串联电阻大,集电极串联电阻大。

（2）双基极条形:与单基极条形相比,基极串联电阻小,电流容量大,面积大,寄生电容大。

（3）双基极双集电极形:与双基极条形相比,集电极串联电阻小,面积大,寄生电容大。

（4）双射极双集电极形:与双基极双集电极形相比,集电极串联电阻小,面积大,寄生电容大。

（5）马蹄形:电流容量大,集电极串联电阻小,基极串联电阻小,面积大,寄生电容大。

（6）梳状:它源于基极集电极马蹄形，其主要特点是具有大的电流容量。

通常基极和发射极可以都采用多直条形而集电极采用U 型。

电流容量大，集电极串联电阻小，基极串联电阻小，面积大，寄生电容大。

2-1-6.超增益管BC结的偏压为什么要限制在0伏左右？答：为了减小基区宽度调制的影响。

2-1-7.超增益管的发射区通常采用什么图形？为什么？答：采用圆形发射区。

圆形周界短,受表面态影响小。

2-1 作业：2-1-1.分别画出单基极条形和双基极双集电极结构的普通NPN晶体管的平面图（版图）和剖面图，并详细说明埋层的作用。

答：埋层作用：①埋层的存在加大了寄生PNP晶体管的基区宽度，基区直到埋层的下边界，基区宽度增加意味着复合损失的电子数目增加，减小了寄生PNP晶体管效应。

②由于埋层的上半区域中，掺杂浓度的梯度从中央部分到上边缘处逐渐减小，这对于电子的作用效果与电子运动情况相反，阻碍电子运动，因而形成了寄生PNP晶体管基区减速场，减小了寄生PNP晶体管效应。

③有掺杂的埋层置于C 极与B极下部，减小了集电极串联电阻。

2-1-2.画出单基极条形双硼扩散结构的超增益NPN晶体管的平面图（版图）和剖面图，并说明版图设计以及应用的注意事项。

答：注意事项：①采用圆形发射区，周界短,受表面态影响小；②应用时BC结偏置限制在0V左右，以减小基区宽度调制效应的影响。

【如果BC结偏置较大，当Vce 增加时，集电结反偏增大；xmc增大，有效基区宽度减小，致使基区少子浓度梯度增加，电流增加；基区内复合减少，β*增大，所以随着Vce增大曲线分散（β增大）。

原始Wb 越小，Δxmc引起的相对变化ΔWb/Wb越大，曲线分散程度越厉害。

如下图。

】2-2思考题2-2-1.设n+埋层对横向PNP管有什么好处？答：1，使寄生PNP管的基区宽度增大了；2，减小了寄生PNP管的基区电阻，使其注入效率降低；3，埋层N+-BL上扩散形成了对空穴的减速场。

综上所述，埋层工艺使寄生PNP管的βF下降，减小了纵向寄生PNP管的影响。

减小了横向PNP管基区电阻减小。

2-2-2.可控增益横向PNP管的原理是什么？答：可控增益横向PNP管是多集电极结构的应用。

它的一部分C极与B极短接，即有电流ICO从集电区流向基区，电流放大系数β=IC /IB=IC/(IBO+ICO)≈I C /ICO=AC/ACO（即独立的C极和与B极短接的部分C极对应的有效发射区面积之比）。

若这种可控增益横向PNP管出现小误差，可以用经验补偿。

2-2-3.横向PNP管的发射区为何选用较小的面积？答：横向PNP管是横向工作模式，只有从发射区侧面注入的载流子才对横向PNP 管的增益有效，而发射区底面注入的载流子则对寄生的纵向PNP管的β有贡献。

为了提高横向注入的比例，要求侧面积增加，底面积减小，也就是使发射区的底面积与侧面积之比减小，从而使有效增益增加。

2-2-4.衬底PNP管为什么不能加n+埋层？答：因为是衬底作为集电区，所以不存在有源寄生效应。

而且衬底PNP是人有意做出来的，应该从工艺上加强纵向PNP特性，N+埋层对纵向PNP管性能有削弱作用，故不能加N+埋层。

但是可以加P+埋层，减小基区宽度，形成对空穴的加速场。

2-2-5.衬底PNP管的应用有什么局限性？答：衬底PNP管的集电区是整个集成电路的公共衬底，直流接最负电位，交流是接地的，所以使用范围很有限，只能用做集电极接最负电位的射极跟随器。