数电复习资料
数电复习知识点
数电复习知识点引言数字电子技术（Digital Electronics）是电子技术中的一个重要分支，主要涉及逻辑电路的设计、数字信号处理和数字系统的运行等方面。
对于学习数电的同学来说，了解关键的复习知识点是非常重要的。
本文将为大家整理数电的复习知识点，帮助大家更好地掌握这门学科。
一、数电基础知识1. 集成电路集成电路（Integrated Circuit，IC）是指在单个芯片上集成了大量的电子元件或器件。
它分为模拟集成电路和数字集成电路两种类型，其中数电主要涉及数字集成电路。
数电中常使用的数字集成电路包括门电路、触发器、计数器等。
2. 二进制二进制是数电中最常用的数字表示方式，以0和1两个数字表示。
在数字电子系统中，所有的数据和信号都以二进制形式存在。
掌握二进制的转换和计算方法是数电学习的基础。
3. 逻辑门电路逻辑门电路是由晶体管等电子元件组成的电子电路，用于实现逻辑运算。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
了解逻辑门的基本原理和实现方式是数电学习的重点。
二、数字系统设计1. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于当前的输入值。
通过逻辑门的组合和连接，可以实现不同的逻辑功能。
理解组合逻辑电路的设计与实现是数电学习的核心内容。
2. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器（Flip-flop）组成的电路，其输出不仅依赖当前的输入值，还和过去的状态有关。
时序逻辑电路具有记忆功能，可以实现存储和状态转换等功能。
3. 计数器与寄存器计数器是时序逻辑电路中的一种常见电路，用于计算和记录输入脉冲的数量。
计数器的类型包括二进制计数器、BCD码计数器、环形计数器等。
寄存器是一种能够存储多个数据位的时序逻辑电路，常用于数据存储与传输。
三、数字信号处理1. 时域与频域时域是指信号随时间变化的特性，频域是指信号在频率上的特性。
了解时域与频域的概念和分析方法对于数字信号处理非常重要。
数字电路复习资料.
数字电路复习资料.数字电路复习资料第⼀部分：基本要求和基本概念第⼀章半导体器件的基本知识⼀，基本要求1，了解半导体PN结的形成及特性，了解半导体⼆极管的开关特性及钳位作⽤。
2，了解半导体三极管的输⼊特性和输出特性，熟悉半导体三极管共发射极电路的三个⼯作区的条件及特点，掌握三极管开关电路分析的基本⽅法。
3，了解绝缘栅场效应管（MOS）的结构、符号、⼯作原理及特性。
⼆，基本概念1，按导电率可以把材料分为导体、绝缘体和半导体。
2，半导体中有空⽳和⾃由电⼦两种载流⼦。
3，纯净半导体称为本征半导体。
4，P型半导体中的多数载流⼦是空⽳；少数载流⼦是⾃由电⼦。
5，N型半导体中的多数载流⼦是⾃由电⼦；少数载流⼦是空⽳。
6，PN结是⼀个⼆极管，它具有单项导电性。
7，⼆极管电容由结电容和扩散电容构成。
8，⼆极管的截⽌条件是V D＜0.5V，导通条件是V D≥0.7V。
9，三极管的截⽌条件是V BE＜0.5V，截⽌的特点是I b=I c≈0；饱和条件是I b≥（E C-Vces）/（β·R C），饱和的特点是V BE≈0.7V，V CE=V CES≤0.3V。
第⼆章门电路⼀，基本要求1，熟悉分⽴元件“与”“或”“⾮”“与⾮”“或⾮”门电路的⼯作原理、逻辑符号和功能。
2，熟悉TTL集成与⾮门的结构、⼯作原理及外部特性，熟悉OC门三态门和异或门的功能及主要⽤途，掌握各种门电路输出波形的画法。
2，熟悉PMOS门NMOS门和CMOS门的结构和⼯作原理，熟悉CMOS门的外部特性及主要特点，掌握MOS门电路的逻辑功能的分析⽅法。
⼆，基本概念1，门是实现⼀些基本逻辑关系的电路。
2，三种基本逻辑是与、或、⾮。
3，与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；⾮门是实现⾮逻辑关系的电路。
4，按集成度可以把集成电路分为⼩规模（SSI）中规模（MSI）⼤规模（LSI）和超⼤规模（VLSI）集成电路。
5，仅有⼀种载流⼦参与导电的器件叫单极型器件；有两种载流⼦参与导电的器件叫双极型器件。
数字电子技术复习资料
数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。
本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。
一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。
1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。
它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。
2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。
深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。
3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。
通过真值表可以直观地了解逻辑函数的逻辑关系。
二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。
了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。
1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。
2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。
3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。
编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。
三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。
了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。
1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
数电期末 知识点总结
数电期末知识点总结一、数字逻辑电路1.1 逻辑门逻辑门是数字逻辑电路的基本组成部分，包括与门、或门、非门、与非门、或非门、异或门等。
它们的功能分别是进行逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非、逻辑异或运算。
1.2 组合逻辑电路组合逻辑电路由逻辑门组成，没有存储功能，输出仅由输入决定，不受时钟脉冲控制。
典型的组合逻辑电路包括加法器、减法器、比较器、译码器、编码器、多路选择器、多路数据选择器等。
1.3 时序逻辑电路时序逻辑电路内部包含存储器件（触发器、寄存器等），能够存储信息，并且输出受时钟脉冲控制。
典型的时序逻辑电路包括计数器、触发器、寄存器等。
1.4 存储器件存储器件是一种能够存储信息的电子元件，包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、只读存储器（ROM）、可擦写存储器（EEPROM、Flash）等。
其中，SRAM具有快速读写速度，但价格昂贵；DRAM价格较为便宜，但需要定期刷新；ROM不可写，一经编程内容不可更改；EEPROM和Flash可擦写，具有较好的灵活性。
1.5 组合逻辑和时序逻辑的设计组合逻辑和时序逻辑的设计包括了逻辑方程、真值表、卡诺图、逻辑代数和状态图等的转化与设计原则、设计方法、设计步骤等。
1.6 计算机组成原理计算机组成原理是指计算机的基本组成和运行原理，包括控制器、运算器、存储器件和输入输出设备四大部分。
其中，控制器负责指挥各部件协调工作，运算器负责进行数据运算，存储器件负责存储数据和指令，输入输出设备负责与外部进行信息交换。
1.7 计算机系统计算机系统是指由硬件和软件组成的计算机结构。
硬件包括中央处理器、内存、输入输出设备、总线等；软件包括系统软件和应用软件。
计算机系统根据不同的应用场景，可以分为单机系统、网络系统和分布式系统等。
1.8 计算机网络计算机网络是指将多台计算机通过通信设备和通信线路连接在一起，实现信息交换和资源共享的系统。
计算机网络的组成包括硬件设备、传输媒体、通信协议三部分。
数电复习资料
一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。
（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。
（）3．对于二进制正数，原码、反码和补码都相同。
（）4．在数字电路中，半导体器件都工作在开关状态。
（）5．单稳态触发器可作时钟脉冲信号源使用。
（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。
（）7．异或门两个输入相同时，输出高电平。
（）8．对于或非门的闲置输入端可直接接地或低电平。
（）9．同步触发器具有空翻现象。
（）10．T 触发器只有翻转功能。
（）11．触发器具有记忆功能。
（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。
（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。
（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。
（）15．集电极开路门的输出端可并联实现线与逻辑。
（）16．多谐振荡器只有两个暂稳态。
（）17．十进制数45的8421BCD码是101101。
（）18．同或门两个输入相同时，输出高电平。
（）19．对于与非门的闲置输入端可直接接电源或高电平。
（）20．对于二进制数负数，补码和反码相同。
（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。
（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。
（）23．如图所示电路的输出F=A+B。
（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。
（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。
（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CBA+CBA+CBA。
数电复习PPTppt课件
F AC BC AD BD AB AC • BC • AD • BD • AB
第 22 页
例：将下列各函数用或非门实现
F m(0,2,8,10,14,15)
解：用圈0的方法
F BC BD AB
F (B C)(B D)( A B)
BCBD AB
第 23 页
例：用卡诺图将下列含有无关项的逻辑函数化简为最简 “与或”式和最简“或与”表达式。
1×20+1×2-1+1×2-2+1×2-3=(109.875)10 例：将十进制数225.246转换为二、八和十六进制数 解：（1）(225.246)10=(11100001.011)2
（2）(225.246)10=(341.175)8 （3）(225.246)10=(E1.3E)16
第 17 页
CMOS 4
输入
输出
位 双 向 移 位 寄
清 零
CR
L H H H
控制信 号
S1 S0
×× LL LH LH
串行输 右入左 移移 DS DS
×R ×L ×× L× H×
时 钟
CP
× × ↑ ↑
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n1Q
2n1Q
n1 3
行
× × × × L L L L1
×
×
×
ABC BC AC D
A BC AC D
A BC
例：用公式法证明下列等式 A⊕B⊕C=A⊙B⊙C
解： A B C ( A B)C ( A B)C
( AB)C ( AB)C ABC
第 19 页
例：用公式法化简
数电复习资料
数字电子技术典型题选一、填空题〔根底型〕1．在数字电路中，逻辑变量的值只有2个。
2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。
3．化简逻辑函数的方法，常用的有公式和卡诺图。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.函数C A B A Y +=，反函数Y = 〔A+/B 〕*/〔/A+C 〕，对偶式Y ’= 〔/A+B 〕*/〔A+/C 〕 。
6．4线—10线译码器又叫做2-10进制译码器，它有4个输入端和个输出端, 6个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。
8．TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步 计数器。
10．四位双向移位存放器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能，应使，当 RD=1；S1=1,S0=0时 ，电路 实现功能。
74LS194A 的功能表如下：S 1 S 0工作状态11．假设要构成七进制计数器，最少用个触发器，它有个无效状态。
12．根据触发器构造的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。
14．由555定时器构成的单稳态触发器，假设电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如下图，其中图〔a〕、〔b〕、〔c〕分别对应的电路名称是〔a〕，〔b〕，〔c〕17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题〔综合提高型〕1．施密特触发器有2个稳定状态.，单稳态触发器有1个稳定状态.，多谐振荡器有0个稳定状态。
《数字电子技术》经典复习资料
《数字电子技术》复习一、主要知识点总结和要求1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD 、格雷码之间进行相互转换。
举例1：（37.25）10= ( )2= ( )16= ( )8421BCD解：（37.25）10= ( 100101.01 )2= ( 25.4 )16= ( 00110111.00100101 )8421BCD2．逻辑门电路：(1)基本概念1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。
2）TTL 门电路典型高电平为3.6 V ，典型低电平为0.3 V 。
3）OC 门和OD 门具有线与功能。
4）三态门电路的特点、逻辑功能和应用。
高阻态、高电平、低电平。
5）门电路参数：噪声容限V NH 或V NL 、扇出系数N o 、平均传输时间t pd 。
要求：掌握八种逻辑门电路的逻辑功能；掌握OC 门和OD 门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。
举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：C B A C B A Y ++=+=，则输出Y 见上。
3．基本逻辑运算的特点：与 运 算：见零为零，全1为1；或 运 算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非 运 算：零 变 1， 1 变 零；要求：熟练应用上述逻辑运算。
4. 数字电路逻辑功能的几种表示方法及相互转换。
①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术典型题选一、填空题 （基础型）1．在数字电路中，逻辑变量的值只有 个。
2．在逻辑函数的化简中，合并最小项的个数必须是 个。
3．化简逻辑函数的方法，常用的有 和 。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Qn+1= T+ Qn 。
5.已知函数CA B A Y +=，反函数Y = （A+/B ）*/（/A+C ），对偶式Y ’= （/A+B ）*/（A+/C ） 。
6．4线—10线译码器又叫做 进制译码器，它有 个输入端和 个输出端, 个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状三态门的输出有三种状态：高电平、低电平和 高阻 状态。
．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 计数器。
10．四位双向移位寄存器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能， 应使 ，当 RD=1；S1=1,S0=0时 ，电路12．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法， 和 。
14．由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF ，则该单稳态触发器的脉冲宽度tw ≈ 。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（a），（b），（c）17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题（综合提高型）1．施密特触发器有 2 个稳定状态.，单稳态触发器有 1 个稳定状态.，多谐振荡器有0 个稳定状态。
2．欲对160个符号进行二进制编码，至少需要位二进制数；16路数据分配器，其地址输入端有个；2n选1的MUX，其地址端有______个，其数据输入端有_________个．3．欲构成可将1kHZ的脉冲转化为50HZ的脉冲的分频器，该电路至少需要用个触发器；该电路共有个有效状态。
某计数器的状态转换图如图所示，该计数器为进制法计数，它有个有效状态，该电路（有或无）自启动能力？4．随机存储器RAM的电路结构主要由、和三部分组成。
为构成4096×8的RAM，需要8 片1024×4的RAM芯片，并需要用位移位寄存器，串行输入时经8 个CP脉冲后，将得到8位数据的并行输出；欲将其串行输出，需经16 个CP脉冲后，数码才能全部输出。
6．分别写出图1（a）、（b）、（c）、（d）所示电路中的输出函数表达式：Y1=nQT Y2= /(AB) ；Y3= /(AB) ；Y4= /(AB)*/(BC) ；7．如图所示电路的逻辑表达式D C B A F +⊕⊕=， F=1时的全部输入变量取值组合8．如图2所示的组合逻辑电路中的74138为3线-8线译码器，写出图2所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.图3是某ROM 存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。
试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。
图中的点‘·’表示在行线和列线交叉处连接了存储元件。
851512141311123Y Y D Y Y Y D Y Y Y D +=++=++= Y4AB CDY3ABCD A B C D Y2AC BD Y1A B Y0C D'=+''''=+=+=⊕=e图310. 由四位并行进位加法器74LS283如图所示，当A=0时，X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100，Z 3Z 2Z 1Z 0=_____________，W=_____________ 。
电路功能为有符号数求和运算（加减运算）：A Co W ⊕=； A A Y X Z +⊕+= A ＝0时： Z ＝X ＋Y ＝1011； W ＝Co ＝0；二、选择题：请将正确答案的序号填在横线上。
1．下列一组数中，是等值的。
①（A7）16 ②（10100110）2 ③（166）10A．①和③ B. ②和① C. ②和③2.在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。
A．乘积项个数越少 B. 实现该功能的门电路少C．该乘积项含因子少3．指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项（ C ）A、ＡＢＣ；B、Ａ＋Ｂ＋Ｃ＋Ｄ；C、ＡＢＣＤ；D、Ａ＋Ｂ＋Ｄ4．的最小项之和的形式是。
A.B.C.5. 在下列各种电路中，属于组合电路的有 A 。
A．编码器 B. 触发器 C. 寄存器6．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出= 。
Ａ.00010000， B. 11101111 C. 111101117．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。
当 I7I6，……I1I0 为11100111时，输出 Y2 Y1 Y0为。
A．011 B.100 C. 1108．在以下各种电路中，属于时序电路的有 C 。
A．反相器 B. 编码器C. 寄存器D.数据选择器9．RS触发器当R=S=0时，Qn+1= 。
A．0 B.1 C.Qn D. Q10．施密特触发器常用于对脉冲波形的。
A．延时和定时 B. 计数与寄存 C．整形与变换11. CPLD是基于，FGPA是基于A 乘积项，查找表B查找表，乘积项C乘积项，乘积项D查找表，查找表12.以下单元电路中，具有“记忆”功能的单元电路是 BA 、加法器；B 、触发器；C 、TTL 门电路；D 、译码器；13.对于CMOS 与门集成电路，多余的输入端应该 A A 接高电平 B 接低电平 C 悬空 D 接时钟信号 如果TTL 电路的输入端开路，相当于接入 A A 逻辑1 B 逻辑0C 无法预测D 有可能是逻辑1，也有可能是逻辑0。
摩根定律（反演律）的正确表达式是： D A 、;A B =⋅ B 、;B A B A +=+ C 、;B A B A +=+ D 、;B A B A ⋅=+．15.JK 触发器实现T 触发器的功能时，J ，K 应该怎样连接 A A ．J=K=T B ．J=K=D. C ．J=0，K=1 D ．J=D ，K=D16.同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关17. 要使JK 触发器的输出Q 从1变成0，它的输入信号JK 应为（ ）。
A. 00 B. 01 C. 10 D. 无法确定 18．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
A.0 B.1 C.Q D.Q 19. 下列触发器中，没有约束条件的是 。
A.基本RS 触发器B.主从RS 触发器C.同步RS 触发器D.边沿D 触发器 20. 逻辑函数的表示方法中具有唯一性的是 。
A .真值表 B.表达式 C.逻辑图 D.卡诺图21.8—3线优先编码器（74LS148）中，8条输入线0I ~7I同时有效时，优先级最高为I7线，则输出2Y 1Y 0Y是（ ）A. 000B. 010C. 101D. 111 22. 七段显示译码器是指（ ）的电路。
A. 将二进制代码转换成0~9个数字B. 将BCD 码转换成七段显示字形信号C. 将0~9个数转换成BCD 码D. 将七段显示字形信号转换成BCD 码 23. 逻辑数F=A C +A B +B C ，当变量的取值为（ ）时，将出现冒险现象。
A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n 个触发器构成计数器，可得到最大计数模值是（ ） A. n B. 2n -1 C . 2n D. 2n-1三、逻辑函数化简与变换：1. 试求逻辑函数F 的反函数的最简与或式， 并用与或非门实现电路解：2．证明下列各逻辑函数式：AC B A C A B A +=++))((左式=BC A B AC A A +++ =BC A A B A AC )(+++ =)1()1(B AC C B A +++ =AC B A +=右式 原式成立3. 将下列逻辑函数化简成最简与或及与非-与非表达式（答案略）四． 组合逻辑电路的分析与设计1、4选1数据选择器74LS153的功能表达式为 ：⎪⎩⎪⎨⎧=+=∑0)8,6,4,2(D C AB C B A m F(a )D(b )B CA FACAB D F ++=试写出下图电路输出z 的逻辑函数式。
/A/B+/AC+A/C2、设计一位8421BCD 码的判奇电路，当输入码为奇数时，输出为1，否则为0。
（1）画出卡诺图，并写出最简“与－或表达式”；（2）用一片8选1数据选择器74LS151（功能符号见图）加若干门电路实现，画出电路图。
解：（1）卡诺图：最简“与－或式”：BCD D C B D C B D C B A D C B A Y ++++=；（2）电路图：3、某组合逻辑电路的芯片引脚图如题图所示。
1．分析题图所示电路，写出输出函数F 1、F 2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示 逻辑电路中各数据输入端的值，画出完善的逻辑电路图。
解：1．写出电路输出函数F 1、F 2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据 输入端的值，完善逻辑电路。
4． 3线-8线译码器74LS138逻辑功能表达式为，，……，，，正常工作时，S 1 =1, S 2=S 3=0 。
1、试写出Z 1和Z 2 的逻辑函数式。
5、用3线-8线译码器74LS138芯片设计一位全加器，可附加门电路，要求写出真值表、逻辑表达式，画出逻辑电路图。
解：真值表（略）.逻辑表达式如下：74217421Y Y Y Y Y Y Y Y A B C C B A C B A C B A S ii i i ∙∙∙=+++=+++=76537653Y Y Y Y Y Y Y Y ABC BC A C B A C AB C ii i i o ∙∙∙=+++=+++=逻辑电路图如下：6．试用最少的与非门设计实现一个一位十进制数（用8421BCD 码表示）的四舍五入电路，当数码大于等于5时输出为1，否则输出为0。