9-数字集成电路基本单元与版图
合集下载
集成电路版图设计 ppt课件
(b)
图8.3 交叠的定义
表8.5 TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠
表 16.5 T SM C _0.35μ m C M O S 工 艺 版 图 各 层 图 形 之 间 最 小 交 迭
N _ w e ll A c tiv e P o ly P _ l\p lu s_ se le c t/N _ p lu s_ se l ect C o n ta c t M e ta l1 V ia 1 M e ta l2 E le c tro d e V ia 2 M e ta l3
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。
201010233636cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图716画l型金属线作地线图717画出两只mcs3并将它们的栅漏和源极互连201010233737vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图718画出两只mn1并将它们的栅漏和源极互连cmos差动放大器单元电路设计版图的过程201010233838图719依次画出r1并联的两只msf1和并联的两只mcf1以及偏压等半边电路版图vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outoutcmos差动放大器单元电路设计版图的过程201010233939cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图720通过对图819中半边版图对x轴作镜像复制形成的完整版图201010234040在正式用cadence画版图之前一定要先构思也就是要仔细想一想每个管子打算怎样安排管子之间怎样连接最后的电源线地线怎样走
集成电路版图设计项目教程 项目9 IO与ESD版图设计
所有的MOS管必须以指状排布。 ➢ MOS管的源端和漏端的接触孔数量必须相等，并且等距排布。 ➢ 必须将大尺寸MOS管的漏极接触孔离栅极的距离设置得较大。 ➢ 在版图空间允许的情况下，可以考虑使用双排的接触孔。 ➢ 对于PMOS的源端要靠近N+保护环，对于NMOS的源端要靠近P+保护环。 ➢ ESD保护器件要被合适的保护环所包围。 ➢ 外围VDD、GND走线尽可能宽，减小走线上的电阻。 ➢ 若有可能，在芯片外围放置多个VDD、GND的PAD，也可以增强整体电路的抗ESD能力。 ➢ 外围保护结构的电源及地的走线尽量与内部走线分开。 ➢ 在一些电路中，存在没有直接的VDD – GND电压箝位保护结构，此时，VDD-GND之间的电压箝位及ESD电
任务9.2 ESD版图
（2）ESD介绍
P
二极管的ESD版图
对于N阱CMOS工艺来说，在P型衬底上做N型掺杂
N
的的二极管形成ESD防护器件。将二极管做成环形
结构，用环形的接触孔与P型衬底相连，N型掺杂
区通过接触孔形成一个四方形状，被环形的P型衬
底接触包围。 P
N
I/O
P
N
Pad
2022/3/19
项目9 IO与ESD版图设计
GDPMOS类似于GGNMOS，如图所示。PMOS管的漏极接I/O口和Pad，栅极、源极和衬底短接至电源 （VDD），因此GDNMOS二极管由栅源相接的NMOS二极管组成。
I/O Pad
NMOS Pad
PMOS
2022/3/19
GGNMOS
GDPMOS
项目9 IO与ESD版图设计
任务9.2 ESD版图
项目9 IO与ESD版图设计
一
Pad版图设计
任务9.2 ESD版图
（2）ESD介绍
P
二极管的ESD版图
对于N阱CMOS工艺来说，在P型衬底上做N型掺杂
N
的的二极管形成ESD防护器件。将二极管做成环形
结构，用环形的接触孔与P型衬底相连，N型掺杂
区通过接触孔形成一个四方形状，被环形的P型衬
底接触包围。 P
N
I/O
P
N
Pad
2022/3/19
项目9 IO与ESD版图设计
GDPMOS类似于GGNMOS，如图所示。PMOS管的漏极接I/O口和Pad，栅极、源极和衬底短接至电源 （VDD），因此GDNMOS二极管由栅源相接的NMOS二极管组成。
I/O Pad
NMOS Pad
PMOS
2022/3/19
GGNMOS
GDPMOS
项目9 IO与ESD版图设计
任务9.2 ESD版图
项目9 IO与ESD版图设计
一
Pad版图设计
9-数字集成电路基本单元与版图
NMOS传输门(续)
假定： = 0 —— V = 0
= 1 —— V = Vdd I = 0 —— Vi = 0 I = 1 —— Vi = Vdd
则传输门的输出电压Vo特性为，
=0 —— VO= VO =1 —— VO= min(Vi， V -Vtn)
NMOS传输门(续)
7
CMOS反相器的转移特性
NMOS：
Vi < Vtn Vi > Vtn
截止 导通
PMOS：VVii
> <
Vdd Vdd
-
|Vtp| |Vtp|
截止 导通
PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的 特性作在NMOS的特性曲线上
整个工作区 分为五个区域
ABCDE
8
CMOS反相器的转移特性(续1)
R1B
A
T1A
T2A T2B
T1B
B
Re2
R4
T4
D L
T3
A
B
GND
（a）
GND
≥1
L AB
（b）
5
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器
6
9.2.1 CMOS反相器
处于饱和区，等效一个电流源：
Idsp =
p
2
(Vi
Vdd
Vtp )2
NMOS强导通，等效于非线性电阻
Idsn
n
Vi
Vtn
Vdsn
数字集成电路设计 pdf
数字集成电路设计一、引言数字集成电路设计是一个广泛且深入的领域，它涉及到多种基本元素和复杂系统的设计。
本文将深入探讨数字集成电路设计的主要方面，包括逻辑门设计、触发器设计、寄存器设计、计数器设计、移位器设计、比较器设计、译码器设计、编码器设计、存储器设计和数字系统集成。
二、逻辑门设计逻辑门是数字电路的基本组成单元，用于实现逻辑运算。
常见的逻辑门包括与门、或门、非门、与非门和或非门等。
在设计逻辑门时，需要考虑门的输入和输出电压阈值，以确保其正常工作和避免误操作。
三、触发器设计触发器是数字电路中用于存储二进制数的元件。
它有两个稳定状态，可以存储一位二进制数。
常见的触发器包括RS触发器、D触发器和JK触发器等。
在设计触发器时，需要考虑其工作原理和特性，以确保其正常工作和实现预期的功能。
四、寄存器设计寄存器是数字电路中用于存储多位二进制数的元件。
它由多个触发器组成，可以存储一组二进制数。
常见的寄存器包括移位寄存器和同步寄存器等。
在设计寄存器时，需要考虑其结构和时序特性，以确保其正常工作和实现预期的功能。
五、计数器设计计数器是数字电路中用于对事件进行计数的元件。
它可以对输入信号的脉冲个数进行计数，并输出计数值。
常见的计数器包括二进制计数器和十进制计数器等。
在设计计数器时，需要考虑其工作原理和特性，以确保其正常工作和实现预期的功能。
六、移位器设计移位器是数字电路中用于对二进制数进行移位的元件。
它可以对输入信号进行位移操作，并输出移位后的结果。
常见的移位器包括循环移位器和算术移位器等。
在设计移位器时，需要考虑其工作原理和特性，以确保其正常工作和实现预期的功能。
七、比较器设计比较器是数字电路中用于比较两个二进制数的元件。
它可以比较两个数的值，并输出比较结果。
常见的比较器包括并行比较器和串行比较器等。
在设计比较器时，需要考虑其工作原理和特性，以确保其正常工作和实现预期的功能。
八、译码器设计译码器是数字电路中用于将二进制数转换为另一种形式的元件。
集成电路版图设计9——
共用电源节点以节省面积； 确定源极连接和漏极连接所需接触孔的最小数目；
（栅长乘以栅宽，称为栅区），因为不能改变栅长 和栅宽，所以无法改变寄生电容。
但可以在不改变栅区大小的情况下减少寄生电阻—
—把晶体管分裂成小的晶体管，并将其并联，每个 晶体管的相同端必须被连接在一起，这样有效栅宽 没有改变，但寄生电阻减小了。
L
W
Ⅰ
Ⅱ
Ⅲ
Ⅳ S G
D
源漏区共用
Ⅰ A B A Ⅱ B A Ⅲ B A Ⅳ B
KP KN
KN
n W
tox
W K L L
工艺设计规则
用特定工艺制造电路的物理掩膜版图都必须遵循一
系列几何图形排列的故则，这些规则称为版图设计 规则。
通过适度的图形排列可以得到较高的成品率，通过
将芯片上不同的器件进行高密度放置能得到更高的 面积利用率，但这两者常常是相互矛盾的。
接触和通孔：用于确定绝缘层上的切口（cut）。绝缘层用 于分隔导体层，并且允许上下层通过切口或“接触”孔进行 连接，像金属通孔或接触孔就是这类例子。在钝化层上为绑 定pad开孔则是接触层的另一种情况。
分层和连接（2）
注入层：这些层并不明确地规定一个新的分
层或者接触，而是去定制或改变已经存在的 导体层的性质。 绘图层：制版工艺所要求的最小数目的层 掩模层：生成光学掩膜 隔离层：隐含于掩模层之中 绘制的图形的方式——“多边形”（polygon） 和“线形”（path）
接口到该设计的各部分之间的电源电阻（电源线
的宽度、电源线网格）； 与其他设计的接口（单元排列、与其他单元进行 无缝接合的单元设计）； 阱接触孔和衬底接触孔通常都是连接到电源上的。
数字集成电路基本单元与版图
5. E区：Vi Vdd +Vtp PMOS截止， NMOS导通。
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
等效电路如图所示。
转移特性（续）
综合上述讨论，CMOS反相器的转移特性和稳态支路电流如图
所示。
Vo
Id s n
AB Vd d
Vo
D
Eபைடு நூலகம்
C
0
Vtn
Vdd Vdd+Vtp Vdd
-
Vtn )2
n
n t ox
Wn Ln
称之为NMOS平方率跨导因子。
PMOS等效于非线性电阻：
Isdp
=
p[(Vi
-
Vdd
-
Vtn
)
( Vo
-
Vdd
)
-
1 2
(Vo
-
Vdd
)]
p
p Wp tox Lp
称之为PMOS平方率跨导因子。
在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。等效电路如图所 示。
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
(O=0)
Pdc= 0
从一种状态转换到另一种状态时，有：
(I = 0) (I = 1) (I =1) (I = 0)
Is-s 0 Ptr 0
转移特性（续）
对于模拟信号，CMOS反相器必须工作在B区和D 区之间，反相器支路始终有电流流通， 所以
Is-s> 0， Pdc> 0 。
[3]. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容（下一级门的输入电 容）的影响。
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
等效电路如图所示。
转移特性（续）
综合上述讨论，CMOS反相器的转移特性和稳态支路电流如图
所示。
Vo
Id s n
AB Vd d
Vo
D
Eபைடு நூலகம்
C
0
Vtn
Vdd Vdd+Vtp Vdd
-
Vtn )2
n
n t ox
Wn Ln
称之为NMOS平方率跨导因子。
PMOS等效于非线性电阻：
Isdp
=
p[(Vi
-
Vdd
-
Vtn
)
( Vo
-
Vdd
)
-
1 2
(Vo
-
Vdd
)]
p
p Wp tox Lp
称之为PMOS平方率跨导因子。
在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。等效电路如图所 示。
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
(O=0)
Pdc= 0
从一种状态转换到另一种状态时，有：
(I = 0) (I = 1) (I =1) (I = 0)
Is-s 0 Ptr 0
转移特性（续）
对于模拟信号，CMOS反相器必须工作在B区和D 区之间，反相器支路始终有电流流通， 所以
Is-s> 0， Pdc> 0 。
[3]. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容（下一级门的输入电 容）的影响。
数字集成电路设计入门(从HDL到版图)6-9
第六章Verilog的数据类型及逻辑系统学习内容：•学习Verilog逻辑值系统•学习Verilog中不同类的数据类型•理解每种数据类型的用途及用法•数据类型说明的语法Verilog采用的四值逻辑系统’0’, Low, False, Logic Low, Ground,VSS,Negative Assertion‘1’, High, True, Logic High, Power,VDD, VCC, Positive Assertion’X’ Unknown: Occurs at Logical Which Cannotbe Resolved ConflictHiZ, High Impedance, Tri-Stated,Disabled Driver (Unknown)主要数据类型Verilog主要有三类(class)数据类型：•net （线网）: 表示器件之间的物理连接•register （寄存器）：表示抽象存储元件•parameters(参数) : 运行时的常数(run-time constants)net（线网）net需要被持续的驱动，驱动它的可以是门和模块。
当net驱动器的值发生变化时，Verilog自动的将新值传送到net上。
在例子中，线网out由or门驱动。
当or门的输入信号置位时将传输到线网net上。
•有多种net 类型用于设计(design-specific)建模和工艺(technology-specific)建模•没有声明的net 的缺省类型为1 位(标量)wire 类型。
但这个缺省类型可由下面的编译指导改变：`default_nettype <nettype>net 类型功能wire, trisupply1, supply0wor, triorwand, triandtriregtri1, tri0标准内部连接线(缺省)电源和地多驱动源线或多驱动源线与能保存电荷的net 无驱动时上拉/下拉综合编译器不支持的net 类型•wire类型是最常用的类型，只有连接功能。
数字集成电路基本单元
4
三态门版图
2020/3/1
4
驱动电路
驱动电路的结构示意图
2020/3/1
4
驱动电路版图
2020/3/1
4
9.3 数字电路标准单元库设计
基本原理
设计者或高级 综合设计系统
功能定义与说明 用户设计逻辑图
标准单元设计流程图
逻辑图输入
单元逻辑符号库
逻辑模拟、时序模拟
单元电路功能库
标准单元 设计系统
2020/3/1
2
3. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容（下一级门的输入电 容）的影响。
脉冲电路上升，下降和延迟 时间的定义，即如图所示。
tr ： (Vo=10%VomaxVo=90%Vomax) tf ： (Vo=90%VomaxVo=10%Vomax) td ： (Vi=50%VimaxVo=50%Vomax)
布局、布线 提取布线寄生参数
单元拓扑库 工艺、电学参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
2020/3/1
9
转移特性（续）
整个工作区可以分为五个区域来讨论：
1. A区：0 Vi Vtn
NMOS截止 Idsn = 0
PMOS导通 Vdsn = Vdd Vdsp = 0
等效电路如右图所示。
2020/3/1
1
转移特性（续）
2. B区： Vtn Vi ½ Vdd NMOS导通，处于饱和区，等效于一个电流源：
on
C On+ on+
D On on++
E off on+++
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。
集成电路版图基本知识
Analog circuit layout
一、MOS器件的对称 性
1.把匹配器件相互靠近 放置
2.保持器件相同方向
3.增加虚拟器件提高对称性
4.共中心
5.器件采用指状交叉布线方式
NMOS W=5u L=2u:
NMOS W=5u L=12u
NMOS W=5u L=29u:
MOS晶体管
– 在物理版图中, 只要一条多晶硅跨过一个有 源区就形成了一个MOS晶体管, 将其S, G, D, B四端用连线引出即可与电路中其它元件连接.
MOS晶体管的电特性 – MOS晶体管是用栅电压控制源漏电流的器件, 重要的公式是萨方程(I-V方程):
IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]
NWELL电阻 * 因为阱是低掺杂的, 方块电阻较大, 因此大阻值的电阻亦可以用阱来做
MOS管电阻 * 工作在线性区的MOS管可用作电阻 * 它是一个可变电阻, 其变化取决于各极电压的变化：
集成电容
电容 * 两端元件，电荷的容器——Q=CV * 最基本的无源元件之一，是电源滤波电路，
做源漏及阱或衬底连接区的注入属线2做金属连线封闭图形处保留铝版图流程nwell1版图流程activearea2版图流程polysilicon3版图流程activeareaimplant4版图流程contact5版图流程metal反相器版图与电原理图cmos工艺中的元件寄生二极管和三级管mos晶体管版图和结构nmos晶体管剖面图版图和结构pmos晶体管剖面图典型的mos管图形目前流行的ic结构及其版图特征目前流行最广泛的是si栅cmos电路主要是通信方面的电路
pmos
Vdd
W = 13u pmos L = 2u
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
11
反相器转移特性(续4)
n/p对转移特性的影响
12
反相器转移特性(续5)
D区： Vdd/2 Vi Vdd/2 +Vtp
与B区情况相反，PMOS导通， 处于饱和区，等效一个电流源：
I dsp =
p
2
(Vi Vdd Vtp )
2
NMOS强导通，等效于非线性电阻
2 Vdsn n Vi Vtn Vdsn 2
NMOS平方率 跨导因子
• PMOS等效为 非线性电阻 PMOS平方率 跨导因子
n
n Wn
tox Ln
1 I sdp = p [(Vi -Vdd -Vtn ) (Vo -Vdd )- (Vo -Vdd )] 2 p Wp p tox Lp
在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。
Vi
反相器转移特性(续8)
PMOS和NMOS在5个区域中的定性导电特性。 A B C D E
PMOS on+++
NMOS off
on++
on
on+
on+
on
on++
off
on+++
对于数字信号，CMOS反相器静态时，工作在A区 或E区 Vi = 0 (I = 0) Vo = Vdd Vo = 0 (O=1) (O=0)
整个工作区 分为五个区域
ABCDE
8
CMOS反相器的转移特性(续1)
A区：0 Vi Vtn
NMOS截止 Idsn = 0 PMOS导通 Vdsn = Vdd
Vdsp = 0
9
反相器转移特性(续2)
B区： Vtn Vi ½ Vdd
• NMOS饱和导通， 等效为电流源
I dsn =
n
2
(Vi -Vtn ) 2
NMOS传输门
MOS管的结构是对称的。 D和S
在结构上没有任何差别。通常， 规定输入端为D，输出端为S。 因为: 这种电路是不加电源电压的；
电路正常工作所需的能量全由输入端提供。
当MOS管导通时，输入电压就对CL充电，在CL上建立输出 电压，其能量由输入端提供。或者CL对输入端放电，把能量 还给输入端。因而，输出电压总是小于或等于输入电压。 所以，规定输入端为D，输出端为S。
4
TTL或非门
VCC R1A R2 R1B R4 T4 A T1A T2A T2B T1B B D L T3 Re2 A B ≥1
L A B
GND
（a）
GND
（b）
5
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元
9.5 了解CMOS存储器
6
9.2.1 CMOS反相器
• • • • • NMOS和PMOS的衬底分开 NMOS的衬底 接最低 电位 —— 地， PMOS 的 衬 底 接 最 高 电 位 —— Vdd。 NMOS的源极接地，漏极接高 电位； PMOS的源极接Vdd ，漏极接低 电位。
输入信号Vi加在两管g和s之间，由于NMOS的s接地， PMOS的s接
NMOS传输门(续)
1） 传输门由控制开关通断。
– 当 = 1，MOS开关导通。 = 1 O=I–
– 当 = 0，MOS开关不通。 = 0 O=O–
这时，Vo = Vo，是前一个状态之值。这表示，传 输门是一种记忆元件，是一种时序逻辑。 2）当NMOS传输门用作开关以传输逻辑信号时，传输 “0‖逻辑将是理想的。传输“1‖逻辑则不理想，因为
输出
Vss
Vss
Vss
25
CMOS与非门和或非门
与非门和或非门电路： （a）二输入与非门（b）二输入或非门
VDD
S G M1 D G M2 D OUT IN A G M3 INB G M4 S D S CL D IN A INB G M3 D S G M4 D S S G M1 G D S OUT CL
→ VO= VO –
NMOS传输门(续)
假定： = 0 —— V = 0
= 1 —— V = Vdd
I = 0 —— Vi = 0
I = 1 —— Vi = Vdd
则传输门的输出电压Vo特性为，
=0 —— VO= VO =1 —— VO= min(Vi， V -Vtn)
VDD
S（b）MOS管水平走向设计
Vdd Vdd
B B A A
Vss
27
Vss
或非门版图
（a）输入向右引线（b）输入向上引线
Vdd Vdd
B
A
Vss
28
Vss
传输门
传输门不仅是MOS集成电路中的一种基本电路，而且还
是一种基元，因为其它基本电路，如反相器，实际上也是由 传输门组成的。 NMOS传输门电路只含有一个MOS 管，栅极加控制电压V，衬底接地。 MOS管的漏极D与源极S分别接输入 与输出。输出负载是一个电容CL，它是 后级的输入电容。
集成电路设计基础
第九章 数字集成电路基本单元
华南理工大学 电子与信息学院 广州集成电路设计中心 殷瑞祥 教授
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元
9.5 了解CMOS存储器
2
9.1 TTL基本电路
TTL反相器
VCC 5V） （ Rb1 Rc2 Rc4 T4 ＋ T1 T2 D ＋
υ1
T3 Re2
负 载
v0 －
－
GND
3
与非门电路
VCC Rb1 Rc2 Rc4 T4 A B C T1 T2 D L T3 Re2 B C A &
L A B C
（a）
GND
（b）
具有多发射极晶体管的3输入端与非门电路
dVo 1 2 非饱和状态 n Vds Vtn Vds Vds CL 2 dt dVo CL 0.1Vdd tf 2 n Vdd Vtn V V V 1 V 2 dd tn o o tf = tf1 + tf2 2
19Vdd 20Vtn CL ln n Vdd Vtn Vdd
10
反相器转移特性(续3)
C区： Vi ½ Vdd
NMOS导通，处于饱和区； PMOS也导通， 处于饱和区；
均等效于一个电流源。
I dsn =
Vi
n
2
(Vi -Vtn ) I dsp =
2
p
2
(Vi -Vdd Vtp )
2
Vdd Vtp Vtn 1
n / p
n / p
Vi = Vdd (I = 1)
Is-s= 0 Pdc= 0
状态转换时：(I = 0) (I = 1) (I =1) (I = 0)
16
Is-s 0 Ptr 0
CMOS反相器的瞬态特性
研究瞬态特性必须考虑负载 电容（下一级门的输入电容） 的影响。 脉冲信号参数定义 上升时间tr Vo=10%VomaxVo=90%Vomax 下降时间tf Vo=90%VomaxVo=10%Vomax
延迟时间td
Vi=50%VimaxVo=50%Vomax
17
CMOS反相器的瞬态特性(续1)
Vi从1到0 CL充电
NMOS和PMOS源、漏极间电压的变化过程为： Vdsn：0Vdd |Vdsp|：Vdd0 ，即 123原点
18
CMOS反相器的瞬态特性(续2)
考虑到上拉管导通时先为饱和状态而后为非饱和 状态，输出脉冲上升时间可分为两段来计算。
（d）金属线从管子上下穿过的水平走向MOS管结构 （e）有多晶硅线穿过的垂直走向MOS管结构
Vdd Vdd
Vdd Vdd
Vdd
输入
输出
输入
输出
输入
输出
输入
输出
输入
输出
Vss
Vss
Vss
Vss
Vss
24
并联反相器版图
（a）直接并联（b）共用漏区（c）星状连接
Vdd Vdd Vdd
输入
输出 输入
输出 输入
I dsn
13
反相器转移特性(续6)
E区：Vi Vdd +Vtp PMOS截止，
NMOS导通。
Vdsn = 0
|Vdsp| = Vdd
Idsp = 0 与A区相反
14
反相器转移特性(续7)
CMOS反相器的转移特性和稳态支路电流
A
B D E
Vdd
VO
C
I dsn
0
Vtn
Vdd 2
15
Vdd Vtp Vdd
Vdd，所以Vi对两管参考电位不同。
7
CMOS反相器的转移特性
Vi < Vtn NMOS： Vi > Vtn 截止 导通
Vi > Vdd - |Vtp| PMOS：V < V - |V | i dd tp 截止 导通
PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的
特性作在NMOS的特性曲线上
p Vdd Vtp
CL
19Vdd 20 Vtp ln Vdd
tr t r 1 t r 2
20
反相器转移特性(续4)
n/p对转移特性的影响
12
反相器转移特性(续5)
D区： Vdd/2 Vi Vdd/2 +Vtp
与B区情况相反，PMOS导通， 处于饱和区，等效一个电流源：
I dsp =
p
2
(Vi Vdd Vtp )
2
NMOS强导通，等效于非线性电阻
2 Vdsn n Vi Vtn Vdsn 2
NMOS平方率 跨导因子
• PMOS等效为 非线性电阻 PMOS平方率 跨导因子
n
n Wn
tox Ln
1 I sdp = p [(Vi -Vdd -Vtn ) (Vo -Vdd )- (Vo -Vdd )] 2 p Wp p tox Lp
在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。
Vi
反相器转移特性(续8)
PMOS和NMOS在5个区域中的定性导电特性。 A B C D E
PMOS on+++
NMOS off
on++
on
on+
on+
on
on++
off
on+++
对于数字信号，CMOS反相器静态时，工作在A区 或E区 Vi = 0 (I = 0) Vo = Vdd Vo = 0 (O=1) (O=0)
整个工作区 分为五个区域
ABCDE
8
CMOS反相器的转移特性(续1)
A区：0 Vi Vtn
NMOS截止 Idsn = 0 PMOS导通 Vdsn = Vdd
Vdsp = 0
9
反相器转移特性(续2)
B区： Vtn Vi ½ Vdd
• NMOS饱和导通， 等效为电流源
I dsn =
n
2
(Vi -Vtn ) 2
NMOS传输门
MOS管的结构是对称的。 D和S
在结构上没有任何差别。通常， 规定输入端为D，输出端为S。 因为: 这种电路是不加电源电压的；
电路正常工作所需的能量全由输入端提供。
当MOS管导通时，输入电压就对CL充电，在CL上建立输出 电压，其能量由输入端提供。或者CL对输入端放电，把能量 还给输入端。因而，输出电压总是小于或等于输入电压。 所以，规定输入端为D，输出端为S。
4
TTL或非门
VCC R1A R2 R1B R4 T4 A T1A T2A T2B T1B B D L T3 Re2 A B ≥1
L A B
GND
（a）
GND
（b）
5
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元
9.5 了解CMOS存储器
6
9.2.1 CMOS反相器
• • • • • NMOS和PMOS的衬底分开 NMOS的衬底 接最低 电位 —— 地， PMOS 的 衬 底 接 最 高 电 位 —— Vdd。 NMOS的源极接地，漏极接高 电位； PMOS的源极接Vdd ，漏极接低 电位。
输入信号Vi加在两管g和s之间，由于NMOS的s接地， PMOS的s接
NMOS传输门(续)
1） 传输门由控制开关通断。
– 当 = 1，MOS开关导通。 = 1 O=I–
– 当 = 0，MOS开关不通。 = 0 O=O–
这时，Vo = Vo，是前一个状态之值。这表示，传 输门是一种记忆元件，是一种时序逻辑。 2）当NMOS传输门用作开关以传输逻辑信号时，传输 “0‖逻辑将是理想的。传输“1‖逻辑则不理想，因为
输出
Vss
Vss
Vss
25
CMOS与非门和或非门
与非门和或非门电路： （a）二输入与非门（b）二输入或非门
VDD
S G M1 D G M2 D OUT IN A G M3 INB G M4 S D S CL D IN A INB G M3 D S G M4 D S S G M1 G D S OUT CL
→ VO= VO –
NMOS传输门(续)
假定： = 0 —— V = 0
= 1 —— V = Vdd
I = 0 —— Vi = 0
I = 1 —— Vi = Vdd
则传输门的输出电压Vo特性为，
=0 —— VO= VO =1 —— VO= min(Vi， V -Vtn)
VDD
S（b）MOS管水平走向设计
Vdd Vdd
B B A A
Vss
27
Vss
或非门版图
（a）输入向右引线（b）输入向上引线
Vdd Vdd
B
A
Vss
28
Vss
传输门
传输门不仅是MOS集成电路中的一种基本电路，而且还
是一种基元，因为其它基本电路，如反相器，实际上也是由 传输门组成的。 NMOS传输门电路只含有一个MOS 管，栅极加控制电压V，衬底接地。 MOS管的漏极D与源极S分别接输入 与输出。输出负载是一个电容CL，它是 后级的输入电容。
集成电路设计基础
第九章 数字集成电路基本单元
华南理工大学 电子与信息学院 广州集成电路设计中心 殷瑞祥 教授
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元
9.5 了解CMOS存储器
2
9.1 TTL基本电路
TTL反相器
VCC 5V） （ Rb1 Rc2 Rc4 T4 ＋ T1 T2 D ＋
υ1
T3 Re2
负 载
v0 －
－
GND
3
与非门电路
VCC Rb1 Rc2 Rc4 T4 A B C T1 T2 D L T3 Re2 B C A &
L A B C
（a）
GND
（b）
具有多发射极晶体管的3输入端与非门电路
dVo 1 2 非饱和状态 n Vds Vtn Vds Vds CL 2 dt dVo CL 0.1Vdd tf 2 n Vdd Vtn V V V 1 V 2 dd tn o o tf = tf1 + tf2 2
19Vdd 20Vtn CL ln n Vdd Vtn Vdd
10
反相器转移特性(续3)
C区： Vi ½ Vdd
NMOS导通，处于饱和区； PMOS也导通， 处于饱和区；
均等效于一个电流源。
I dsn =
Vi
n
2
(Vi -Vtn ) I dsp =
2
p
2
(Vi -Vdd Vtp )
2
Vdd Vtp Vtn 1
n / p
n / p
Vi = Vdd (I = 1)
Is-s= 0 Pdc= 0
状态转换时：(I = 0) (I = 1) (I =1) (I = 0)
16
Is-s 0 Ptr 0
CMOS反相器的瞬态特性
研究瞬态特性必须考虑负载 电容（下一级门的输入电容） 的影响。 脉冲信号参数定义 上升时间tr Vo=10%VomaxVo=90%Vomax 下降时间tf Vo=90%VomaxVo=10%Vomax
延迟时间td
Vi=50%VimaxVo=50%Vomax
17
CMOS反相器的瞬态特性(续1)
Vi从1到0 CL充电
NMOS和PMOS源、漏极间电压的变化过程为： Vdsn：0Vdd |Vdsp|：Vdd0 ，即 123原点
18
CMOS反相器的瞬态特性(续2)
考虑到上拉管导通时先为饱和状态而后为非饱和 状态，输出脉冲上升时间可分为两段来计算。
（d）金属线从管子上下穿过的水平走向MOS管结构 （e）有多晶硅线穿过的垂直走向MOS管结构
Vdd Vdd
Vdd Vdd
Vdd
输入
输出
输入
输出
输入
输出
输入
输出
输入
输出
Vss
Vss
Vss
Vss
Vss
24
并联反相器版图
（a）直接并联（b）共用漏区（c）星状连接
Vdd Vdd Vdd
输入
输出 输入
输出 输入
I dsn
13
反相器转移特性(续6)
E区：Vi Vdd +Vtp PMOS截止，
NMOS导通。
Vdsn = 0
|Vdsp| = Vdd
Idsp = 0 与A区相反
14
反相器转移特性(续7)
CMOS反相器的转移特性和稳态支路电流
A
B D E
Vdd
VO
C
I dsn
0
Vtn
Vdd 2
15
Vdd Vtp Vdd
Vdd，所以Vi对两管参考电位不同。
7
CMOS反相器的转移特性
Vi < Vtn NMOS： Vi > Vtn 截止 导通
Vi > Vdd - |Vtp| PMOS：V < V - |V | i dd tp 截止 导通
PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的
特性作在NMOS的特性曲线上
p Vdd Vtp
CL
19Vdd 20 Vtp ln Vdd
tr t r 1 t r 2
20