并行端口EPP接口编程方法
附图是EPP数据写周期的时序图。
因它的握手信号由硬件完成，整个数据传输过程发生在一个ISA I/O周期内，因而使用EPP传送数据，协调可以获得500KB/S～2MB/S的传输率。
2.2、EPP端口及寄存器
EPP 占用并行口基地址+0～+7共8个相邻的I/O映像地址。
基地址+3是EPP的地址口，对它进行I/O操作便产生地址周期；基地址+4是EPP的数据口，对它进行8位I/O读写操作，便产生数据读写周期。
如软件使用16位或32位的I/O操作，则会用到基地址+4～+7映像地址。
对基地址+0～+2的操作与SPP相同，这就保证了与SPP的兼容性。
但由于EPP为双向端口，其寄存器的内容比SPP有所增加（如表2所示）。
新增的位如下：
(1)TIMEOUT位：逻辑“1”表示EPP读写操作时发生超时错误；逻辑“0”表示无超时发生。
(2)PCD位(Parallel Control Direction并行口方向控制)：在双向传输种，PCD位为“0”时进行写操作；为“1”时进行读操作，8位数据线处于读状态。
2.3、EPP1.9和EPP1.7
EPP1.7 是指Xircom 1.7版的提案，Intel在最初的82360 I/O控制器中使用这一协议，而那时IEEE1284标准还没建立起来。
EPP1.7与IEEE1284标准所规定的EPP1.9的区别在于，EPP1.7在读写周期开始时，nDATASTROBE或nADDRSTROBE置位时不考虑nWAIT 信号的状态。
这意味着外设不能通过清nWAIT来推迟一个EPP周期的开始。
因而服从1284标准的外设可以在EPP1.7的主机上工作，而EPP1.7的外设不能在服从1284 标准的主机上工作。
EPP 控制芯片中的看门狗时钟会防止系统锁死。
一般来讲，EPP1.9在读写周期开始10us 后，如果nWAIT仍没有响应，则发生TIMEOUT错误，状态寄存器的第0位TIMEOUT为“1”，EPP周期终止；而EPP1.7则是在EPP读写周期开始10us后仍未结束时，置TIMEOUT为“1”。
3、EPP编程方法
3.1、EPP模式的设置与基地址的选择
由于EPP控制芯片的生产厂家不同，具体的编程方式也有所不同，因而EPP协议对该模式的设置和检测没有统一的规定。
比较实用的设置方式是在系统的CMOS中选择含有EPP 模式的选项，再选择EPP协议的类型EPP1.7或EPP1.9，由系统完成对EPP芯片的设置。
并行端口的地址也可在CMOS中设置，如果操作系统为Windows 9x，可以在其中“控制面板”的“系统”窗口中设置。
值得注意的是，基地址一般使用378H或278H，而不使用3BCH。
因为EPP要求8个相邻的I/O端口，而3C0H可能为VGA设备所占用。
3.2、传输方向控制
并行端口的8位数据线在EPP模式下为双向数据线，数据传输方向由控制寄存器（基地址+2）的第5位控制。
该位置“1” 时，禁止数据输出，可以从外部数据线上读取信号。
改位置“0”时，可以执行EPP的写操作，如地址写或数据写操作。
3.3、数据、地址的读写操作
EPP模式设置后，数据传输非常简单，只需简单的端口读写即可实现，其C语言指令如下：
写一个字节的数据：outportb(base_addr+4,data)
写一个字节的地址：outportb(base_addr+3,value)
读一个字节的数据：data=inportb(base_addr+4)
读一个字节的地址：value=inportb(base_addr+3)
3.4、状态检查及TIMEOUT位清除
每一次读写后，应检查状态寄存器是否发生错误（如超时错误TIMEOUT）。
如果TIMEOUT 位被置位，下一次EPP数据和地址口的读写操作都将无效，因而每次EPP操作后对该位的检测时必要的。
TIMEOUT位为状态寄存器（基地址+1）的第0位，对该位TIMEOUT标志的清除，不同的控制芯片使用不同的方法，这对编程不利。
有的向该位写“1”，可以清除TIMEOUT标志，写“0”对该位无影响；有的对状态寄存器进行读操作，就可以清除该位；还有的是写“0”清除该标志。
所以通用的方法是读状态寄存器后，TIMEOUT位如果置位，先向该位写“1”，再写“0”。
这样，无论哪种芯片都可以保证对该位的清除。
3.5、16位、32位数据的读写操作
EPP的8位数据口共有4个：基地址+4～+7，在其中任意一个端口上进行8位I/O写指令（如汇编语言的out，或C语言中的outportb函数），都会发生EPP的数据周期，与外设传递数据。
这4个数据口的另一种用法是，使用16/32位输出指令，2个或4个字节就会自动的按顺序传送给外设。
例如使用汇编指令outsd向第一个EPP数据口写一个双字，虽然只用了一条I/O指令，但外设收到了这双字的4个字节。
值得注意的是，外设不是一次收到32位的数据，而是分4次收到，在EPP模式下，数据宽度仍是8位。
另外，地址口只能使用8位I/O指令，不能一次传递16位或32位地址。
3.6、Windows 3.x/Windows 9x环境下的编程
Windows 3.x/Windows 9x环境下对硬件操作的最好方法是使用虚拟设备驱动程序VxD （virtual device driver），它可以使用DDK或C开发，对端口的操作可以得到系统级的保护，并能得到快速的中断响应。
另一种和硬件打交道的方法是使用OCX或ActiveX控件，在32位的Visual Basic中就能实现。
但是这些方法需要较多的编程经验，所采用的编程语言也受到很大限制，一般的软件人员不易实现。
使用Windows API也可以实现硬件操作，例如通过API调用可以实现对串口和打印机的操作。
但是Windows API没有一般性的端口操作函数，不适用于EPP的编程。
实用而有效的方法是对EPP进行直接I/O操作，并将相关函数生成动态连接库DLL，供应用程序调用。
在并口不被其他程序使用的情况下，对EPP执行直接I/O读写是没有问题的。
由于Windows编程语言都支持对DLL的调用，因而程序员可以使用他所熟悉的语言（包括不支持直接I/O的VB）编写应用程序，实现EPP的操作。
下面给出在32位的Delphi中，通过内嵌汇编代码实现的EPP端口读写的input32.dll源程序。
library input32;
uses sysutils;
//向端口写一个字节
procedure function out32(portaddress, value: smallint);stdcall;export;
var
bytevalue: byte;
begin
bytevalue := byte(value);
asm
push dx
mov dx,portaddress //写bytevalue到portaddress
mov al,bytevalue
out x,al
pop dx
end; end;
//从端口读一个字节,br> function in32(portaddress: smallint):smallint;stdcall;export;
var
bytevalue: byte;
begin
asm
push dx
mov dx,portaddress //从portaddress读bytevalue
in al,dx
mov bytevalue,al
pop dx
end;
in32 := smallint(bytevalue) and $00ff;
end;
exports
in32,out32;
begin
end.。
EPP并口通讯
【摘要】根据现在工程数据采集的需求，结合并口及增强型并口（Enhanced Parallel Port，EPP）工作方式的特点，设计了以并口作为外设和主机的通讯接口的数据采集方案，并在现有主流桌面操作系统Windows2000下，以系统原有的并口驱动为基础，采用新的窗口驱动模式（Windows DriverMode，WDM）实现了该数据采集驱动软件。
系统运行稳定，速度可以满足需求。
关键词：并口，增强型并口，窗口驱动模式，数据采集1 引言在目前一些流行的上位机和数据采集设备组合的数据采集系统中，数据采集设备和上位机的通讯是一个比较关键的技术。
一般的应用系统设计中，数据通讯技术主要采用串行异步通讯方式，但其传输速率受到限制，通常最高波特率设定在9600bps左右〔1〕。
而在一些数据采样率比较高的场合，如每秒20k～2M字节的数据通讯速率，使用串口通讯技术是远远达不到要求的，这就需要使用更为快速的数据通讯方案。
目前比较合适的通讯技术还有并口和USB通讯方案。
本文主要探讨并口的通讯在数据采集中的运用。
当前许多并口数据采集系统都基于Windows98系统平台，由于该系统可以直接访问并口硬件资源，在上位机软件方面比较容易，因此很少被详细而深入地探讨。
但随着Windows2000／WinXP操作系统逐渐成为主流的桌面系统，而该操作系统为了保证其稳定性，主机的上层应用程序将无法直接访问并口，这就需要在Windows2000新的窗口驱动模式WDM下，基于Windows2000中现有的驱动体系，开发专有的并口数据采集设备驱动，以支持上位机采集软件的开发和运行。
2 EPP并口通讯并口通讯技术经历多年的发展，现在已经形成了统一的1284标准。
在这个标准中，目前定义了5种并口通讯模式〔2〕〔3〕，见表1。
其中，EPP和扩容并口（Extended ParallelPort，ECP）模式支持双向数据传输，数据传输速率都能够达到1Mbyte／s以上，显然是满足一般的数据采集要求的，这两种模式是一般并口外设和主机广泛支持的并口工作模式。
PC机并行接口
在PC机开始流行的几年前，Centronics公司制造出售过一种使用简单并行总线接口的打印机，这种并总线用于将一台计算机的数据传送到一台打印机上，同时它还能检测打印机的状态，一直到打印机空闲时才继续传送其它数据。
后来这种形式被很多打印机制造商和外设商所采用，很快就被制定为工业标准。
随着不同的接口形式在PC机中被应用，这种并行接口也一直不断的改进。
现在的PC 电脑都会配备一个25针的并行接口，也称LPT口或打印接口，它现在一般都支持IEEE1284标准中定义的三种并行接口模式，分别为SPP（Standara Parallel Port）标准并行接口，EPP（Enhanced Parallel Port）增强并行接口，ECP （Extended Capabilities Port）扩展功能并行接口。
ECP模式除了拥有双向数据传输的支持它还有特扩展的寄存器控制功能，使得传输速度从SPP模式的50K Bit/秒提升到2MB/秒。
并行接口通常用于连接打印扫描设备或其它要求并行传输的外部设备。
如果我们了解它的工作原理和编程方法，就可以把方便用于电子制作中，用它进行数据传输或实现自动控制。
下面将以一个简单实例──简易8位LED数字显示牌，来说明PC机标准并行接口（SPP）的基本工作原理和编程方法。
制作实例现在电脑已经是很普及的了，一些小型或个体商店也会用到电脑去处理进销存的账目，在一些场合中往往要让客人当场直观地知道要支付的金额或让客人查询商品的售价，这时就需要超市POS系统中的LED报价牌，但它的整个价格很高，我们在这里实验一个用电脑并口直接控制的简易8位LED数字显示牌，以此帮助大家更容易的理解电脑并行接口标准模式的基本工作原理。
先来看看要用到的元器件。
请看图一和表一，图中就是部分的元件，它要用的元件确实很少，甚至没有用到一个电阻。
为了简化电路和充分利用电脑的接口，这里选用了USB取电，把USB连线的一头剪下，可以看到有红黑绿白，四根不同颜色的线，黑色为地线，红色为+5V，其余为信号线不选用（焊接操作时应小心不要把它接反在电路上，避免损坏USB口和并口可以加整流二极管以防反接）。
并口编程参考资料
本文主要介绍并行端口的结构以及简单的对并口的读、写并以及如何获得端口的状态。
并行接口的分类: SPP(标准并行接口) ,EPP(增强型并行接口),ECP(扩展型并行端口)标准并行端口（SPP）也是最早的端口定义，主要功能如下，1：并行端口提供了8个数据线以进行并行的字节传输，2：计算机能够通过数据线向打印机发送选能信号，以通知打印机已经准备好接收数据，3：打印机招收到数据后，向计算机发送一个回应信号（NACK）。
其各位信号线所代表的意义详见下表。
增强型并行端口（EPP）的出现提供了一种更高性能的连接方式，并东路向下兼容所有在此之前存在的并行接口及外设。
与SPP不同之处在于原来17个信号中的重新定义，在这17个信号中，EPP使用了其中的14个信号进行传输，握手和选通，剩下的3个信号可以由外设设计者有来自定义。
并行接口的大致结构:并行口一般有25个引脚,其中包括8位数据线,5位打印机状态线,4位控制线.下面将对这些引脚予以详细说明:(注:1:>出,表示由计算机发向打印机;入,表示由打印机发向计算机,2:>低电平有效信号用上划线或星号表示(如S7*),高电平有效信号则没有上划线或星号)引脚号名称数据位寄存器数据方向定义1/STROBEC0* 出选通信号,低电平有效信号,表明线上有数据到达.2D0DA TA_1-DA TA_8D1-D8 出八位数据线,只有在SPP指令下才有能输出数据.3D1出4D2出5D3出6D4出7D5出8D6出9D7出10/ACKS6 Status 入应答,以插入低电平的形式出现，表明最后一个字符已招收完毕。
11BUSYS7*Status 入繁忙通知，以插入高电平的方式出现，表明打印机处于忙状态不能再接收数据。
12PES5 Status 入没有打印机纸。
13SELECTS4 Status 入选择输入,以插入高电平的方式出现，表明打印机处于在线待命状态。
14AUTO FEEDC1* Control 出自动馈送,低电平有效信号民，通知打印机对于每遇到一个回车进行自动换行。
并行端口EPP接口编程方法
附图是EPP数据写周期的时序图。
因它的握手信号由硬件完成，整个数据传输过程发生在一个ISA I/O周期内，因而使用EPP传送数据，协调可以获得500KB/S～2MB/S的传输率。
2.2、EPP端口及寄存器EPP 占用并行口基地址+0～+7共8个相邻的I/O映像地址。
基地址+3是EPP的地址口，对它进行I/O操作便产生地址周期；基地址+4是EPP的数据口，对它进行8位I/O读写操作，便产生数据读写周期。
如软件使用16位或32位的I/O操作，则会用到基地址+4～+7映像地址。
对基地址+0～+2的操作与SPP相同，这就保证了与SPP的兼容性。
但由于EPP为双向端口，其寄存器的内容比SPP有所增加（如表2所示）。
新增的位如下：(1)TIMEOUT位：逻辑“1”表示EPP读写操作时发生超时错误；逻辑“0”表示无超时发生。
(2)PCD位(Parallel Control Direction并行口方向控制)：在双向传输种，PCD位为“0”时进行写操作；为“1”时进行读操作，8位数据线处于读状态。
2.3、EPP1.9和EPP1.7EPP1.7 是指Xircom 1.7版的提案，Intel在最初的82360 I/O控制器中使用这一协议，而那时IEEE1284标准还没建立起来。
EPP1.7与IEEE1284标准所规定的EPP1.9的区别在于，EPP1.7在读写周期开始时，nDATASTROBE或nADDRSTROBE置位时不考虑nWAIT 信号的状态。
这意味着外设不能通过清nWAIT来推迟一个EPP周期的开始。
因而服从1284标准的外设可以在EPP1.7的主机上工作，而EPP1.7的外设不能在服从1284 标准的主机上工作。
EPP 控制芯片中的看门狗时钟会防止系统锁死。
一般来讲，EPP1.9在读写周期开始10us 后，如果nWAIT仍没有响应，则发生TIMEOUT错误，状态寄存器的第0位TIMEOUT为“1”，EPP周期终止；而EPP1.7则是在EPP读写周期开始10us后仍未结束时，置TIMEOUT为“1”。
最新-利用EPP接口协议实现高速数据通信 精品
利用EPP接口协议实现高速数据通信摘要如何实现与单片机系统间的高速数据通信，是测量控制系统中经常遇到的难题。
本文系统地介绍利用接口协议实现高速数据通信的原理，并从硬件、软件两方面给出一个应用接口协议的设计实例。
关键词单片机系统高速数据通信前言单片机系统中常常需要具备与机通信的功能，便于将单片机中的数据传送到机中用于统计分析处理；有时又需要将机中的数据装入单片机系统中，对单片机程序进行验证和调试。
目前常用的通信方式是串行通信，但传输速率太低，以9600计算，传输1至少需要10分钟以上。
并行通信克服了串行通信传输速率低的缺点。
标准并行口方式实现了由机向外设的单向传输，但实现机接收外设发送的数据则非常麻烦；范文先生网收集整理而增强型并行口协议却很好地解决了这一问题，能够实现稳定的高速数据通信。
一、接口协议介绍协议最初是由、、三家公司联合提出的，于1994年在1284标准中发布。
协议有两个标准17和19。
与传统并行口标准利用软件实现握手不同，接口协议通过硬件自动握手，能达到500～2的通信速率。
1引脚定义引脚定义如表1所列。
表1接口引脚定义引脚号信号信号方向说明1输出指示主机是向外设写低电平还是从外设读高电平2～90～707输入输出双向数据总线10输入下降沿向主机申请中断11输入低电平表示外设准备好传输数据，高电平表示数传输完成12输入空余线13输入空余线14输出数据选通信号，低电平有效15输入空余线16输出初始化信号，低电平有效17输出地址数据选通信号，低电平有效18～25地线2接口时序利用硬件自动握手实现主机与外设之间的高速双向数据传输，软件只须对相应端口寄存器进行读写操作。
1写操作时序如图1所示。
实现向外设写数据的操作步骤如下①程序对数据寄存器执行写操作；②置低；③将有效数据送到数据总线上；④变低只要为低；⑤主机等待变高，确认数据发送成功；⑥主机等待变高，确认数据发送成功；⑦写周期结束。
2读操作时序如图2所示。
EPP模式下的并口与FPGA的高速数据通信
2 EPP 模式下实现数据传输的原理
EPP 协议是一种与标准并行口兼容且能完成双 向数据传输的协议 。该协议定义的并行口更像一个 开放的总线 , 给用户提供了强大的功能和灵活的设 计手段 。
EPP 协议定义了 8 位多路数据Π地址口通信协 议 , 并用高速数字逻辑电路实现 。这些电路为主机 和外设之间传输数据产生选通脉冲和通讯信号 。 EPP 模式是在 BIOS 里进行设置 , 用 IΠO 端口寻址 , 由 IΠO 寄存器控制 EPP 的工作 。EPP 寄存器与并口 引脚定义 , 见表 1 。
如果 nWait 为低 , 然后置低 nDstrb 并读取数据 总线上的数据 。FPGA 在检测到 nDstrb 为低时马上 将 nWait 信号置高 , PC 机在 nWait 为高后自动将 nDstrb 信号置高 , 完成一个数据周期的读 (相对 PC 机而言) 过程 。
其中 , 使用 EPP117 ( Pre IEEE 1284) 握 手标准 时 , 则 nDstrbΠnAstrb 信号不考虑 nWait 是否为低 , 直接 被 置 低 开 始 一 个 新 的 读Π写 周 期 ; 如 果 使 用 EPP119 握 手 标 准 , 则 只 有 在 nWait 信 号 为 低 时 , nDstrbΠnAstrb 信号才会被置低开始一个新的读Π写周 期 。但是 EPP117 和 EPP119 都要求 nWait 信号为高 时一个读Π写周期才结束 。
处仅在于端口选定 nAstrb 或 nDstrb 中的哪一种脉
冲 , 下面驱动编程也体现了这点 。
表 1 EPP 寄存器与并口引脚
Table 1 EPP register and parallel port pins
引脚号 寄存器2位 1 37AH2D0 14 37AH2D1
5、利用并口EPP模式实现对FLASH操作的软件及其接口电路设计
题五、利用并口EPP模式实现对FLASH操作的软件及其接口电路设计
一、设计任务和要求
设计一个基于并口EPP模式实现对FLASH大容量闪存的读写和擦除操作，系统的组成框图如图1：
图1、EPP模式对FLASH操作的系统框图
该系统主要由三大部分组成：
✧打印机口EPP模式，为计算机的增强型工作模式；
✧FPGA接口变换电路用来实现EPP模式到FLSH读写和擦除
操作时序的接口转换；
✧FLSH为大容量闪存，本题可采用三星的32M容量的FLASH。
具体设计任务可以分为：
（1）EPP模式并行接口通信的软件设计
（2）FPGA接口变换电路的硬件设计
二、课题的具体工作内容
1、基本技术要求
（1）并行接口通信软件设计
软件在打印机口工作在EPP模式时具有可读、写、擦除数据，同时可画出数据曲线。
（2）FPGA接口变换电路的硬件设计
读写速度大于200KByte/S。
2、发挥部分
（1）并行接口通信软件设计
◆增加软件的ID号识别功能、坏块检测功能。
（2）FPGA控制中心电路设计
◆增加现场写、擦除功能
三、设计分工建议：
最多一人完成
四、课题成果的要求及评分意见
提交内容：毕业设计说明书、硬件图纸、实物样品。
基本要求：实物样品可以加电工作，且满足基本技术要求方可提交毕。
用增强并口EPP协议扩展计算机的ISA接口
用增强并口EPP协议扩展计算机的ISA接口用增强并口EPP协议扩展计算机的ISA接口摘要：提出了用EPP协议和CPLD扩展笔记本电脑的ISA接口的方法，给出了详细的技术解决方案。
扩展的ISA接口可以达到1310KB/s的双向通讯速度，与ISA本身的速度相当。
用户可以通过扩展的ISA接口直接使用市场上的基于ISA的接口卡。
关键词：ISA标准并口增强并口复杂的可编程逻辑器件利用微机开发便携式的数据采集、控制系统一直是微机应用系统开发者十分关心的课题。
特别在是基于笔记本电脑的数据采集和控制系统中，这一点显得尤为重要。
传统的数据采集和控制系统是针对台式机或者工控机设计的，一般都做成了标准的插卡，如A/D卡、D/A卡、RS232扩展卡等等，用户根据自己的实际需要选取合适的插卡，安装在自己的计算机中，再编写所需要的程序。
但是在基于笔记本电脑的应用系统中，由于其没有扩展槽，如果用户自己不再配一个扩展箱，就不能配置现成的插卡。
扩展箱的主要功能是扩展笔记本电脑的各种外围接口，即把笔记本电脑的功能扩展为与一个台式机相同的功能。
它需要单独的电源供应，体积比笔记本电脑本身大，又比笔记本重的多，价格在人民币7000～10000元左右。
如果能够找到一种便捷的方法，为笔记本电脑提供一个标准的总线接口，如ISA接口，那么现在市场上大部分的插卡都可以用在笔记本电脑上，不仅为用户节约了一个扩展箱投资，而且还为用户提供了更加广阔的选择余地。
本文提出了解决该问题的一个完整的技术方案。
1EPP并口最初的计算机并口只是为打印机设计的，数据只是单向传输。
IBM公司引进了PS/2设计后，并口开始支持双向数据传输，但是PS/2实际上并没有成为一个为业界广泛认可的双向并口模式。
1992年，由Intel、Xicom和Zenith公司共同制定了EPP1.7标准。
以后IEEE又发展了IEEE1284的EPP标准。
实际上EPP的标准共有三个，即EPP1.7、EPP1.9和IEEE1284，这些标准并不完全兼容，特别是EPP1.7和IEEE1284之间，不过这些对用户的使用并没有太大的影响。
增强型并行口的信号发生器
一、 设计思路.假定要求产生一个任意周期波形函数f(x),在一个周期内按等距离采样N 点,然后进行离散化函数求值： (i)f i D π=2（）N(1) 将D(i)按一定的比特数（取决于数模转换器的位数）进行取整，从而得到：11in1(i)[2(21)()]n n D INT D i --=+-⨯ （2）式中n 为数模转换器的位数，INT 为取整函数。
将这N 个数据通过EPP 传入FIFO 存储器中，然后通过数模转换器转换成模拟量，经滤波放大输出，如此反复，就可以得到连续的波形。
1、硬件设计增强型并行口EPP 是一种与标准型并行口SPP(Standard Parallel port)完全兼容且能完成双向数据周期、数据写周期、地址读周期和地址写周期。
EPP 所对应的I/O 端口不仅与SPP 有同样的基地址，而且还占有了其后面的5个端口作为附加端口。
对于程序员来说，EPP 实际上是由八个地址连续的硬件端口组成的，前三个端口（基地址+“00H-02H ”）与SPP 兼容，分别是SPP/EPP 的数据口、状态口和控制口，其中控制口课向外提供4路数据，状态口可输入5路外部数据。
第四个端口（基地址+“03H ”）是EPP 的地址口，第五个端口（基地址+“04H ”）是EPP 的数据口，后三个端口（基地址+“05H-07H ”）未定义。
由于EPP 只有8位地址线，地址的扩展受到限制，而且进一步扩展地址将增加软件和硬件的复杂度，因此我们采用FIFO(First in First out)存储器与之接口。
EPP 通过这类存储器进行数据传输，只需对对存储器的单一端口读，写操作就可以实现，读、写环形指针的移动由其内部的硬件来完成，实现先进先出算法。
本设计中选用IDT7201FIFO 作为存储器，它的容量为512*9.第9位可用作控制位或奇偶校验位。
提供“全空” 、“全满”、“半满”状态标志，允许多片FIFO 进行级联，并且不会增加额外的延时时间。
EPP增强并口接口技术的研究
六,应用程序接口
2,采用分层次的设计方案,用硬件驱动程 序管理EPP接口 驱动程序截获EPP中断,来对EPP接口进 行管理,提高了效率,减少数据的丢失 实现了用户界面和硬件管理的分离 增加了开发的难度
七,EPP数据采集系统的设计方案
1,系统的设计性能指标 采样速度300K-500K/S 数据通讯速度600K-1000K/S 600K-1000K/S 16/32个模拟采集通道 连续,等时间间隔采样,中途不能停顿 数据不能丢失 Windows操作系统
四,EPP接口的时序要求
7,中断时序图(P51)
四,EPP接口的时序要求
8,计算机写指令与EPP写时序的对应关系 _outp(0x37c,0)/_outp(0x37b,0)
四,EPP接口的时序要求
9,计算机读指令与EPP读时序的对应关系 _inp(0x37b)/_inp(0x37c)
五,EPP接口的硬件实现
�
四,EPP接口的时序要求
1,握手时序框图(P44)
四,EPP接口的时序要求
2,操作时序框图(P44)
四,EPP接口的时序要求
3,握手时序图(P47)
四,EPP接口的时序要求
4,写数据时序图(P48)
四,EPP接口的时序要求
5,读地址时序图(P49)
四,EPP接口的时序要求
6,读数据和终止EPP时序图(P50)