实验三组合逻辑电路二
组合逻辑电路实验报告
组合逻辑电路实验报告组合逻辑电路实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
在本次实验中，我们将研究和实验不同类型的组合逻辑电路，并通过实验结果来验证其功能和性能。
实验一：与门电路与门电路是最简单的组合逻辑电路之一，它的输出信号只有在所有输入信号都为高电平时才会输出高电平。
我们首先搭建了一个与门电路，并通过输入信号的变化来观察输出信号的变化。
实验结果显示，在输入信号都为高电平时，与门电路的输出信号为高电平；而只要有一个或多个输入信号为低电平，输出信号则为低电平。
这验证了与门电路的逻辑功能。
实验二：或门电路或门电路是另一种常见的组合逻辑电路，它的输出信号只有在至少一个输入信号为高电平时才会输出高电平。
我们搭建了一个或门电路，并通过改变输入信号的组合来观察输出信号的变化。
实验结果表明，只要有一个或多个输入信号为高电平，或门电路的输出信号就会为高电平；只有当所有输入信号都为低电平时，输出信号才会为低电平。
这进一步验证了或门电路的逻辑功能。
实验三：非门电路非门电路是一种特殊的组合逻辑电路，它只有一个输入信号，输出信号与输入信号相反。
我们搭建了一个非门电路，并通过改变输入信号的电平来观察输出信号的变化。
实验结果显示，当输入信号为高电平时，非门电路的输出信号为低电平；当输入信号为低电平时，输出信号则为高电平。
这进一步验证了非门电路的逻辑功能。
实验四：多选器电路多选器电路是一种复杂的组合逻辑电路，它具有多个输入信号和一个选择信号，根据选择信号的不同，将其中一个输入信号输出。
我们搭建了一个4选1多选器电路，并通过改变选择信号的值来观察输出信号的变化。
实验结果表明，当选择信号为00时，输出信号与第一个输入信号相同；当选择信号为01时，输出信号与第二个输入信号相同；依此类推，当选择信号为11时，输出信号与第四个输入信号相同。
这验证了多选器电路的功能和性能。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
组合逻辑电路实验
实验三、组合逻辑电路实验
预习要求：请根据题目设计电路，填写真值表，写出函数表达式，并作出逻辑图。
（注意题目要求的芯片型号）
1、设计基于门电路的路口信号灯控制电路；（用74LS00、74LS20芯片）
定义红灯、黄灯、绿灯的状态为输入变量，分别用A、B、C表示，并规定灯亮时为1，不亮时为0。
取故障信号为输出变量，用Y表示。
并规定正常工作状态下Y为0，发生故障时Y为1。
2、设计基于74LS138译码器和与非门的一位二进制全减器。
其中，A i（被加数）、B i（加数）、C i-1（低位向本位的进位），D i（差）和C i（向高位的进位）。
3、用8选1数据选择器74LS151实现函数C B C A B A Y ++=。
4、用给定的74LS00、74LS86、74LS55三种芯片构成一位二进制全加器。
其中A （被加数）、B （加数）、Ci （低位向本位的进位），2个输出端：Si （和）和C 0（向高位的进位）。
组合逻辑电路分析与设计实验报告
组合逻辑电路分析与设计实验报告一、实验目的：1. 掌握逻辑设计基本方法2. 能够自己设计简单逻辑电路，并能用VHDL描述3. 理解输出波形和逻辑电路功能之间的关系二、实验设备与器材：1. 实验箱一套（含数字信号发生器、逻辑分析仪等测量设备）2. 电缆若干三、实验原理：组合逻辑电路是指由与或非门等基本逻辑门或它们的数字组合所构成的电路。
对于组合逻辑电路而言，不需要任何时钟信号控制，它的输出不仅能直接受到输入信号的影响，同时还与其输入信号的时序有关，输入信号的任何改变都可能导致输出信号的变化，因此组合逻辑电路的输出总是与它的输入存在着一个确定的逻辑关系。
本实验通过学习与实践，让学生从具体的组合逻辑电路出发，逐步掌握数字逻辑电路设计技术，了解逻辑电路的设计过程，掌握用组合逻辑门件构成数字系统的方法，提高学生设计和分析组合逻辑电路的能力。
四、实验内容及步骤：本实验的基本内容是设计一个可以进行任意二进制数求和的组合逻辑电路，并用VHDL 语言描述该电路。
其主要步骤如下：1. 设计电路的逻辑功能，确定电路所需基本逻辑门电路元件的类型和数量。
2. 画出电路的逻辑图并进行逻辑延迟估算。
3. 利用VHDL语言描述电路功能，并利用仿真软件验证电路设计是否正确。
4. 利用实验箱中的数字信号发生器和逻辑分析仪验证电路设计是否正确。
五、实验结果与分析：我们首先设计了一个可以进行单位位的二进制数求和的电路，即输入两个1位二进制数和一个进位信号，输出一个1位二进制数和一个进位信号。
注意到，当输入的两个二进制数为同等真值时，输出的结果即为原始输入中的异或结果。
当输入的两个二进制数不同时，输出需要加上当前进行计算的进位，同时更新输出进位信号的取值。
我们继续将此电路扩展到多位数的情况。
假设输入两个n位的二进制数a和b，我们需要得到一个(n+1)位的二进制数c，使得c=a+b。
我们需要迭代地对每一位进行计算，并在计算每一位时将其前一位的进位值也列入计算中。
实验三利用SSI设计组合逻辑电路
实验三 利用SSI 设计组合逻辑电路一、实验目的1． 掌握组合逻辑电路的设计方法；2． 熟悉集成组合电路芯片的逻辑功能及使用方法。
二、实验预习要求1． 复习组合逻辑电路的设计方法；2． 根据实验任务与要求，独立设计电路； 3． 清楚本次实验所用集成门电路的管脚。
三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。
组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关。
用SSI 进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。
四、实验设备及器件五、设计举例1． 用与非门设计一个A 、B 、C 三人表决电路。
设：A 、B 、C 为输入变量，F 为输出结果。
变量取值为1表示赞成，取值为0，表示反对。
F 为1表示通过，为0表示反对。
1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表，用卡诺图进行化简： F=AB+BC+CA经两次求反，即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。
4) 验证电路逻辑功能按图接线，A 、B 、C 分别接相应开关，F 接指示灯，观察输入、输出状态。
六、实验任务（下列实验内容任取其二）1）用TTL 四2输入与非门（74LS00）、二4输入与非门（74LS20）设计数字密码锁控制电路。
要求：ABCD：E ： Z 1 ： Z 2 ：当控制信号：E=1时，如密码正确，则开锁；密码错误，报警E=0时，不开锁，不报警 2）用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全减器。
试验三组合逻辑电路二
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
（2） 74LS139的 STA, ST B, ST C , A2, A1, A0 通过逻辑开关控制，使用LED观 察译码器 Y 0 ~ Y 7 的输出状态，以此测试74LS138的逻辑功能，列表记
四.实验内容
3．用逻辑开关作为译码输出信号a,b,c,d,e,f,g(段码)控制 数码管显示数字0-9，测试七段译码显示的过程，自行列表 记录实验结果。 4．采用双二-四线译码器（74LS139）和二输入端的与非门， 设计一个三-七线译码器，
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
录实验结果；
2. 数据分配器
（1）在STA 输入数据1Hz的连续脉冲作为数据信息，逻辑开关控制使
ST B ST C 0 ，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态，列表记录，并
分析数据分配的情况。
（2）令STA=1，ST B 或 ST C 输入1Hz连续脉冲，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态分别测试其结果，列表记录，并分析数据分配情况。
数据分配器：在译码器使能端输入数据信息，器件就成 为一个数据分配器，如图所示为74LS138构成的数据分配 器。
3－8线译码器CT74LS138作8路数据分配器 （a）输出原码接法 （b）输出反码接法
实验三 组合逻辑电路二
（2）双2-4线译码器74LS139
实验三 组合逻辑电路的设计与测试
注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。
实验前要先检查预习报告。
注意划下线部分。
实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。
图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。
按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。
三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。
四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。
2、设计一位全加器，要求用与或非门实现。
从1和2中任选一个来做。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
组合电路研究实验报告(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。
2. 掌握常用门电路的功能和特性。
3. 通过实验加深对组合逻辑电路分析和设计能力的培养。
4. 学习使用逻辑分析仪和示波器等实验设备。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅取决于当前的输入，与电路的历史状态无关。
常见的组合逻辑电路有：半加器、全加器、编码器、译码器、多路选择器等。
三、实验器材1. 74LS00、74LS20等集成电路2. 逻辑分析仪3. 示波器4. 电源5. 逻辑探头6. 实验板四、实验内容及步骤1. 半加器实验（1）设计半加器电路，包括输入端A和B，输出端S和C。
（2）使用与非门和异或门搭建半加器电路。
（3）将输入端A和B接入逻辑探头，输出端S和C接入逻辑分析仪。
（4）通过逻辑分析仪观察半加器电路的输出波形，验证电路功能。
2. 全加器实验（1）设计全加器电路，包括输入端A、B和进位输入端Cin，输出端S和进位输出端Cout。
（2）使用与非门和异或门搭建全加器电路。
（3）将输入端A、B和进位输入端Cin接入逻辑探头，输出端S和进位输出端Cout接入逻辑分析仪。
（4）通过逻辑分析仪观察全加器电路的输出波形，验证电路功能。
3. 编码器实验（1）设计4-2编码器电路，包括输入端I0、I1、I2、I3和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建4-2编码器电路。
（3）将输入端I0、I1、I2、I3接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察编码器电路的输出波形，验证电路功能。
4. 译码器实验（1）设计2-4译码器电路，包括输入端I0、I1和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建2-4译码器电路。
（3）将输入端I0、I1接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察译码器电路的输出波形，验证电路功能。
5. 多路选择器实验（1）设计4选1多路选择器电路，包括输入端I0、I1、I2、I3和选择端S0、S1，输出端Y。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
c
d
h
共阳极 COM
数码管内部结构和外管脚排列
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
实验三
五.实验预习
组合逻辑电路二
预习： (1)复习译码器/数据分配器的工作原理和特点。
(2)复习译码器/数据分配器的应用方法。
(3)复习译码器的扩展使用及设计方法。
实验三
六.实格和分析实验数据。 2.总结用集成电路进行各种扩展应用的方法。 3.比较使用门电路组成组合电路和应用专用集成电路各有什么优缺点。
实验三 组合逻辑电路二
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
若有 n 个输入变量， 则有 2n 个输出端。
每一个输出函数对应于 2n 个输入变量的最小项。
（1）3-8线译码器74LS138
16
1 A 0 V cc 2 A1 3 A2
0 0 1
74LS248 外引脚图
七段共阴译码器 74LS248 功能表
实验三 组合逻辑电路二
数码管按照内部发光二极管公共端的连接方法不 同，分为共阴数码管和共阳数码管，前者输入高 电平时亮，后者输入低电平时亮
ab cd e fgh
g f COM a b
共阴极 COM
abcde fgh
a
f gb
e
思考题：
(1)用两片3-8线译码器（74LS138），扩展成4—10线译码器？要求： 不需要另加门电路。
(2)采用1片3-8线译码器（74LS138），设计一个3—6线译码器。
(3)通过具体的设计体验后，你认为组合逻辑电路设计的关键点或关 键步骤是什么？
实验三 组合逻辑电路二
数据分配器：在译码器使能端输入数据信息，器件就成 为一个数据分配器，如图所示为74LS138构成的数据分配 器。
3－8线译码器CT74LS138作8路数据分配器 （a）输出原码接法 （b）输出反码接法
实验三 组合逻辑电路二
（2）双2-4线译码器74LS139
两个2-4线译码器通过级连扩展构成3-8线译码器。 若要通过译码器实现非全译码（即某些最小项不予输 出），将地址端的输入通过逻辑门控制使能端，即可实现。
（2） 74LS139的 ST A,STB,STC,A 2,A 1,A 0 通过逻辑开关控制，使用LED
观察译码器 Y 0 ~ Y 7
的输出状态，以此测试74LS138的逻辑功能，列表
记录实验结果；
2. 数据分配器
（1）在STA 输入数据1Hz的连续脉冲作为数据信息，逻辑开关控制使
STBSTC0 ，用LED观察1Hz连续脉冲和Y 0 ~ Y 7 的状态，列表记录，
.
.
. .. .
.
.
15 1 X 1 1 1 1 1 0 0 0 0 0 0 0
1
B
234 56
C L T B I/R B OR B I D
7
A
灭灯
8 灭零
G N D 灯测试
X 1 0
X 0 X
X 0 X
XXX 000 XX X
0(入)
0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
双2-4线译码器扩展实现3-8线译码
Y0 Y1 Y2 Y3
1Y0 1Y1 1Y2 1Y3
1 2
74LS139
1G 1A0 1A1
A0
A1
A2
&
Y4 Y5 Y6 Y7
2Y0 2Y1 2Y2 2Y3
1 2
74LS139
2G 2A0 2A1
CT74LS139实现三－六线译码
1G = A2 2G = A2 • A1
CT74LS139实现三－七线译码
1G = A2 2G = A2 + A1A0 = A2 • A1A0
实验三 组合逻辑电路二
2、七段译码器和数码管
数码管： 用以显示数字0~9或特定字符； 七段译码器：将8421BCD码转换为数码管0~9对应的特定二进制串，从而 显示相应的数字。也称4-7译码
VCC f
ga
bc
d
e
十进
输入
制或
BI/
输出
功能 LT RBI D C B A RBO a b c d e f g
16 15 14 13 12 11 10 9 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 1 X0001 1 0 1 1 0 0 0 0
. .. .
.
.
74LS248
. .. .
实验三 组合逻辑电路二
一. 实验目的
（1）掌握译码器和数据分配器的工作原理和应用。 （2）掌握显示译码器的工作原理。 （3）熟悉常用译码器、显示译码器的典型应用。
二. 实验仪器及器件
（1）实验设备：数字电路实验系统 （2）实验器件：TTL芯片74LS00、74LS139、74LS138、
共阴数码管各1片。
并分析数据分配的情况。
（2）令STA=1， S T B 或 S T C 输入1Hz连续脉冲，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态分别测试其结果，列表记录，并分析数据分配情况。
四.实验内容
3．用逻辑开关作为译码输出信号a,b,c,d,e,f,g(段码)控制 数码管显示数字0-9，测试七段译码显示的过程，自行列表 记录实验结果。 4．采用双二-四线译码器（74LS139）和二输入端的与非门， 设计一个三-七线译码器，
6
S1 4 S 2A
5
S 2B G N D
8
Y 0 15
Y 1 14
13
Y2
12
Y3 Y 4 11 Y 5 10 Y6 9 Y7 7
3－8线译码器 74LS138引脚排列
实验三 组合逻辑电路二
其中，A2、A1、A0 为地址输入端， Y0 ~ Y7 为译码输出端， ST A , STB , STC 为使能端。