CMOS石英晶振最优起振条件分析与电路设计(增益和nyquist)
石英晶体振荡电路设计
石英晶体振荡电路设计摘要：不同的制造商提供各种形状与大小的石英晶体，其性能指标也各不一样。
这些指标包括谐振频率、谐振模式、负载电容、串联阻抗、管壳电容以及驱动电平。
本应用笔记帮助读者理解这些指标参数，并允许用户根据应用选择合适的晶体以及在MAX1470超外差接收机电路应用中获得最佳效果。
不同的制造商提供各种形状与大小的石英晶体，其性能指标也各不一样。
这些指标包括谐振频率、谐振模式、负载电容、串联阻抗、管壳电容以及驱动电平。
本篇应用笔记帮助读者理解这些指标参数，并允许用户根据应用选择合适的晶体以及在MAX1470超外差接收机电路应用中获得最佳效果。
晶体的等效电路见图1。
图中包括了动态元件：电阻Rs、电感Lm、电容Cm和并联电容Co。
这些动态元件决定了晶体的串联谐振频率和谐振器的Q值。
并联电容Co是晶体电极、管壳和引腿作用的结果。
图1. 晶体模型以下详细给出主要的性能指标。
谐振频率晶体频率可以根据接收频率指定。
由于MAX1470使用低端注入的中频，晶体频率可由下式给出(单位为MHz)：对于315MHz应用，晶体的频率可为，而在应用时需要晶体。
仅基频模式的晶体需要指定(无需泛音)。
谐振模式晶体具有两种谐振模式：串联(两个频率中的低频率)和并联(反谐振，两个频率中的高频率)。
所有在振荡电路中呈现纯阻性时的晶体都表现出两种谐振模式。
在串联谐振模式中，动态电容的容抗Cm、感抗Lm相等且极性相反，阻抗最小。
在反谐振点。
阻抗却是最大的，电流是最小的。
在振荡器应用中不使用反谐振点。
通过添加外部元件(通常是电容)，石英晶体可振荡在串联与反谐振频率之间的任何频率上。
在晶体工业中，这就是并联频率或者并联模式。
这个频率高于串联谐振频率低于晶体真正的并联谐振频率(反谐振点)。
图2给出了典型的晶体阻抗与频率关系的特性图。
图2. 晶体阻抗相对频率负载电容和可牵引性在使用并联谐振模式时负载电容是晶体一个重要的指标。
在该模式当中，晶体的总电抗呈现感性，与振荡器的负载电容并联，形成了LC谐振回路，决定了振荡器的频率。
基于CMOS工艺的晶体振荡器设计及频率校准的研究的开题报告
基于CMOS工艺的晶体振荡器设计及频率校准的研究的开题报告一、研究背景和意义晶体振荡器是一种用于产生稳定的电信号或时钟信号的电子设备，广泛应用于数字电路、无线通信、计算机系统等领域。
当前，晶体振荡器具有体积小、功耗低、频率稳定等优点，成为了电子产品中必不可少的核心部件之一。
基于CMOS工艺的晶体振荡器是当前的研究热点之一，其具有低功耗、波形纯净和可集成等优点，能够满足微型化、集成化和便携化的发展需求。
在此基础上，如何进行频率校准也成为了当前研究中的重要问题。
因此，本研究旨在基于CMOS工艺的晶体振荡器设计并探究其频率校准的方法，为电子产品的应用和制造提供更加可靠和稳定的时钟信号，具有重要的研究价值和应用前景。
二、研究内容和目标本研究的主要内容和目标包括：1. 分析现有的晶体振荡器的结构和特点，研究基于CMOS工艺的晶体振荡器的设计原理和方法；2. 设计并实现基于CMOS工艺的晶体振荡器电路，分析其性能和特点；3. 探究基于CMOS工艺的晶体振荡器的频率校准方法，分析频率误差产生的原因，提出解决方案；4. 实验验证晶体振荡器的频率校准方法的有效性和可行性，以实验数据为依据对研究成果进行评估。
通过以上研究，旨在设计出具有更优性能和更高稳定性的CMOS晶体振荡器，并探究其频率校准方法，为晶体振荡器的性能提升和制造提供技术支持。
三、研究方法和步骤本研究的方法和步骤主要包括：1. 研究文献资料的综述和分析，了解晶体振荡器的基本原理和当前研究状况；2. 设计并实现基于CMOS工艺的晶体振荡器电路，进行仿真和测试，分析其性能和特点；3. 分析和实验验证晶体振荡器的频率误差产生的原因，提出并验证频率校准方案的有效性和可行性；4. 根据实验结果和分析，对研究成果进行总结和评估，提出进一步的改进和优化方法。
四、预期成果本研究的预期成果包括：1. 设计出具有更高稳定性和更优性能的基于CMOS工艺的晶体振荡器电路；2. 探究基于CMOS工艺的晶体振荡器的频率校准方法，提出有效和可行的解决方案；3. 实验验证频率校准方案的有效性和可行性，为晶体振荡器的制造提供技术支持和指导；4. 发表相关研究论文，为晶体振荡器的研究和应用提供新思路和新技术。
CMOS石英晶振最优起振条件分析与电路设计(精)
CMOS 石英晶振最优启振条件分析与电路设计摘要 :本文基于自动控制原理,对 Pierce CMOS晶振电路的启振条件作了详细的分析, 对电路中影响石英晶振起振的各种寄生参数作了深入研究,结合 Matlab 对理论分析作了验证,并以 15Mhz 晶振为例,设计了一个保证晶振可靠起振的最优反相器,最后通过 HSPICE 模拟进一步验证了理论分析的正确性。
关键词:CMOS ;石英晶振;启振条件The optimum start-up conditions analysis and Circuit design of CMOS Crystal Oscillator Jiang Renjie(School of Computer Science, National University of Defense TechnologyAbstract :This paper investigates the start-up conditions in Pierce CMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified further.Key words:CMOS, Crystal oscillator, Start-up conditionI . 引言在现代电子系统中, Pierce CMOS 晶振电路,作为时钟发生器,得到越来越广泛的应用 [1][2][8][10]。
石英晶体振荡电路.pptx
+VOH
vI
VT-
O VT+
-VOL
第15页/共32页
通过上述几种电压比较器的分析，可得出如下结论：
（1）用于电压比较器的运放，通常工作在开环或正反馈状态和非线性区，其输出电 压只有高电平VOH和低电VOL两种情况。
（2）一般用电压传输特性来描述输出电压与输入电压的函数关系。
（3）电压传输特性的关键要素 输出电压的高电平VOH和低电平VOL 门限电压 输出电压的跳变方向
振荡周期
O
T4R4CU om4R1R4C
t
UZ
R2
Vom
第26页/共32页
9.8.3 锯齿波产生电路
第27页/共32页
一、电路组成
充放电时间常数 不同
第28页/共32页
二、工作原理
vO1
VZ
T2
T1
O t
VZ vO
Vom
O t
Vom
T
第29页/共32页
三、输出幅度和振荡周期
Uom
R1 R2
voVZvo 3 vo0时vo3V Z 29V vo0时vo3V Z 29V VT 9V33V VT -9V33V
第17页/共32页
• 集成电压比较器
• 集成电压比较器比集成运算放大器的开环增益低、 失调电压大、共模抑制比小，因而它的灵敏度往往 不如用集成运算放大器构成的比较器高，但由于集 成电压比较器通常工作在两种状态之一，因此不需 要频率补偿电容，也就不存在像集成运算放大器那 样因加入补偿电容引起转换速率受限。
UZ
uO1
UZ
T2
T1
T1
2R1RW C R2
O
UZ
晶振电路的设计原理
晶振电路的设计原理今天来聊聊晶振电路的设计原理。
咱先从生活中的一个现象说起吧。
不知道你有没有留意过摆钟，摆钟下面那个钟摆一下一下很有规律地摆动，滴答滴答地计时。
晶振电路就有点像这个摆钟的机芯，起着提供精准节拍，让整个系统有条不紊运行的作用呢。
晶振，就是晶体振荡器的简称。
通俗来讲，它能以非常精准且稳定的频率产生振动，这个频率就像是音乐里的节拍一样，在电子设备里十分关键。
我一开始接触晶振电路的时候，心里就直犯嘀咕，这么个小小的元件，是怎么做到这么精确的呢？打个比方，晶振就像是一个训练有素的鼓手，它能一直稳定、精确地敲出同一个节奏。
在晶振电路里有一个石英晶体，这是最重要的部分。
石英晶体具有一种很神奇的特性，叫做压电效应。
就好比是你轻轻按一下那种有弹性的东西，它会发生微小的形变，反过来，当对它施加电压的时候，它也会产生振动。
这个振动的频率非常稳定，比咱们人工能控制的要准确得多。
这就要说到晶振电路的设计了。
在设计的时候，得考虑好多因素，就像盖房子得考虑地基稳不稳、结构牢固不牢固一样。
首先，要根据电路需要的频率来选择合适的晶振。
比如说我们常见的一些电子产品，像手机里的晶振频率可能是几十兆赫兹，不同功能模块可能需要不同的频率晶振协同工作。
另外，电路里的电容、电阻等元件的取值也很讲究。
它们就像鼓手旁边的调音师，调试这个节奏的稳定性。
电容的值不合理，就可能导致这个“鼓手”敲出来的节拍不准。
在实际应用中，晶振电路无处不在。
就拿电脑主板来说吧，上面的晶振电路为CPU、各种芯片以及接口等提供时钟信号。
如果晶振电路出了问题，电脑可能就出现死机、程序无法运行等各种乱七八糟的问题。
老实说，我还在继续学习晶振电路的设计原理。
有时候也会遇到一些很困惑的现象，比如温度对晶振频率的影响。
温度可能会让石英晶体的参数发生一些细微变化，就像天气太热或太冷的时候，鼓手的状态可能也会有一点点不同。
这个时候可能就需要一些更特殊的设计或者矫正措施来保证晶振电路的准确性，不过这部分我还不是特别精通呢。
石英晶体振荡电路1正弦波振荡电路
正弦波振荡电路能产生正弦波信号，它是在 放大电路的基础上加上正反馈网络构成的。为了 获得单一频率的正弦波，正弦波振荡电路还必须 包含选频网络。为了得到稳定的等幅振荡信号， 正弦波振荡电路还要有一个稳幅环节，它可以由 晶体管的非线性作用来实现。
因此，正弦波振荡电路由放大电路、正反馈 网络、选频网络、稳幅环节组成。
3
1
j(
0 )
0
5.1 正弦波振荡电路
5.1.2 RC正弦波振荡器
1．RC串并联网络的选频特性
0
，
F
1
32 ( 0 )2
f arctg 0 3
0
当 f 0时，
F
Vf Vo
1 3
f 0
5.1 正弦波振荡电路
满足振荡的相位平衡条件。
串联型石英晶体振荡器
5.2 非正弦波产生电路
5.2.1 矩形波产生电路
1．滞回比较器
U 0 U Z
5.2 非正弦波产生电路
5.2.1 矩形波产生电路
1．滞回比较器
UT
R2 R2 R3
UZ
U i＞UT 时，U 0 U Z
UT
R2 R2 R3
UZ
5.1 正弦波振荡电路
5.1.3 LC正弦波振荡器
5．三点式振荡器构成法则
由AF 1得： X 1 、X 2 为同类电抗， X 3 与 X 1 、X 2
为相反种类的电抗。
5.1 正弦波振荡电路
5.1.3 LC正弦波振荡器
〖例7-3〗试用相位平衡条件法判断如图所示电路能否振荡. 解：断开反馈到放大器的输入端点， 假设在输入端加入一正的瞬时信号， 用瞬时极性法判定反馈信号的极性， 若反馈信号与输入信号同相，则满 足相位条件，电路能振荡；否则电 路不能振荡。 通过分析，如图所示电路能振荡。
石英晶体振荡器设计报告
石英晶体振荡器设计报告张炳炎09微电03 目录1 设计要求2 设计方案论证a.电路形式的选取b.参数的设计、估算c. 设计内容的实现3 电路的工作原理4 晶体振荡器的特点5 电路设计制作过程中遇到的主要问题及解决方法、心得和建议6 参考文献7 附录1设计要求（1）晶体振荡器的工作频率在100MHZ以下（2）振荡器工作可调，反馈元件可更换（3）具有三组不同的负载阻抗（4）电源电压为12V（5）在10K负载上输出目测不失真电压波形Vopp>=4V,振荡器频率读出5为有效数字2设计方案论证a.电路形式的选取: 串联型石英晶体振荡器串联型石英晶体振荡器交流等效电路石英晶体的物理和化学性能都十分稳定,等效谐振回路具有很高的标准性,Q值很高,对频率变化具有极灵敏的补偿能力具有.利用石英晶体作为串联谐振元件,在谐振时阻抗接近于零,此时正反馈最强,满足振荡条件.因此,电路的振荡频率和频率稳定度都取决于石英晶体的串联谐振频率.b.参数的设计、估算选用石英晶体（6M）作为串联谐振元件，提高振荡器的标准性，三极管为高频中常用的小功率管9018，作为放大电路的主要器件，选用阻值较大的可调电阻Rp（50k）来调节电路的静态工作点，使输出幅值达到最大而不失真，在LC 组成的谐振回路加可变电容（100p）调节谐振频率。
三组负载分别为1k、10k、110k，用来比较对振荡器频率及幅值的影响。
c. 设计内容的实现○1输入电源电压12V,测试电路的静态工作点, 三极管Vbe>0.7v,Vc>Vb>Ve,三极管工作在放大区。
○2输出端接上示波器，观察到正弦波，通过改电位器、可变电容使输出的幅值达到最大。
○3改变负载值，测量不同负载下电路输出的频率及幅值大小。
可知,负载几乎对频率没有影响,因为输出的频率主要由石英晶体决定,而幅值随着负载的减小而略微下降,当空载时幅值最大。
3 电路的工作原理石英晶体振荡器总原理图如上图，C6，C7和L2组成π型滤波器，对外部直流电源进行滤波而只通过直流量，防止其对电路产生干扰。
一种低功耗CMOS晶振电路设计
一种低功耗CMOS晶振电路设计彭伟娣;张文杰;谢亮;金湘亮【摘要】A CMOS inverter of two-transistors has two transistor gates coupled together by a coupling capacitor.DC gate bias is supplied to each transistor through high value resistors.The P-channel transistor is biased to a threshold below the power and the N-channel transistor is biased to a threshold above ground.The biasing voltage are developed through the use of a current mirror so that the biasing is independent of processing variables and temperature.A crystal oscillator created using such an inverter and biasing will operate at voltage substantially below sum of P and N thresholds and at a current level about one-fifth of that of a conventional CMOS oscillator.This low power CMOS crystal oscillator circuit was designed based on MXIC's 0.5 μm CMOS process,the current consumption of the whole circuit is under 750 nA.%在组成反相器的两个晶体管的栅端添加一个串联电容,直流通过连接在反相器内部的大电阻偏置这两个晶体管,P管被低于电源电压一个阈值的电压偏置,N管被高于低电压一个阈值的电压偏置,偏置电压通过电流镜镜像,因此受温度和工艺的影响较低.一种低功耗CMOS晶体振荡电路利用上述反相器,它的开启电压低于P管和N管的阈值之和,整体电路消耗的电流大概为传统电路的1/5.此晶振电路基于MXIC 0.5μm仿真模型验证实现,整体电路消耗的功耗电流小于750 nA.【期刊名称】《电子器件》【年(卷),期】2013(036)003【总页数】4页(P336-339)【作者】彭伟娣;张文杰;谢亮;金湘亮【作者单位】湘潭大学材料与光电物理学院,湖南湘潭411105;湘潭大学材料与光电物理学院,湖南湘潭411105;湘潭大学材料与光电物理学院,湖南湘潭411105;湘潭大学材料与光电物理学院,湖南湘潭411105【正文语种】中文【中图分类】TN431随着信息科学技术的迅猛发展，低功耗设计成为集成电路发展的趋势。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CMOS石英晶振最优启振条件分析与电路设计摘要：本文基于自动控制原理，对Pierce CMOS晶振电路的启振条件作了详细的分析，对电路中影响石英晶振起振的各种寄生参数作了深入研究，结合Matlab对理论分析作了验证，并以15Mhz晶振为例，设计了一个保证晶振可靠起振的最优反相器，最后通过HSPICE模拟进一步验证了理论分析的正确性。
关键词：CMOS；石英晶振；启振条件The optimum start-up conditions analysis and Circuit design of CMOS Crystal OscillatorJiang Renjie(School of Computer Science, National University of Defense Technology)Abstract：This paper investigates the start-up conditions in Pierce CMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified further.Key words：CMOS, Crystal oscillator, Start-up conditionI . 引言在现代电子系统中，Pierce CMOS晶振电路，作为时钟发生器，得到越来越广泛的应用[1][2][8][10]。
基于CMOS反相器的石英晶体振荡器是一种常用的结构，然而，以前的分析直接从电路结构入手，没有把晶振电路作为一个控制系统来分析，也没有很好的关注晶振中寄生参数对振荡器起振的影响[8][10]，只是说明了反相器在某一尺寸可以起振，并没有说明怎样设计一个反相器，使其尺寸在一个范围内都能使晶振电路可靠起振，以及怎么使其快速起振。
晶振电路在固定偏置下，即使环路增益满足“巴克豪森准则”，振荡器似乎能够振荡，而实际上如果环路增益太大，电路也不能起振。
本文针对这些问题，把晶振电路从控制系统的角度，结合自动控制原理进行理论分析，详细说明了各种参数对电路性能的影响，得到使晶振电路起振的环路增益的范围，并结合Matlab 得到一个最优值，最后以15MHz晶振电路设计为例，在SMIC 130nm CMOS工艺下，通过Spice 模拟验证理论分析的正确性。
II . 原理石英谐振器简称晶体，是晶体振荡的核心原件，它由石英晶体片、电极、支架及其他辅助装置组成，是利用石英晶体的压电效应原理制成的电、机械振荡系统。
如图1是石英晶振的等效电路。
图1. 石英晶振等效电路Fig. 1. crystal equivalent circuit石英晶振由等效电阻R 0、等效电感L 0和等效电容C 0组成的串联振荡回路与静态电容C 3并联组成。
在等效电路中，L 0、C 0组成串联谐振电路，谐振频率为[5]：0f =(1)而L 0、C 0又与C 3组成并联谐振回路，谐振频率为：f ∞=(2)当工作频率0f f <时，晶体呈容性；当工作频率0f f f ∞<<时，晶体呈感性；而当工作频率f f ∞>时，晶体呈容性。
晶体在晶体振荡器主振级的振荡电路中呈现感性，即工作频率满足0f f f ∞<<。
如图2是常用的Pierce振荡器拓扑图。
图2. Pierce 石英振荡电路Fig. 2. Pirece crystal oscillator circuitPierce 振荡器电路用并联反馈电阻R f引进直流偏置。
在电路起振时，R f 使得反向器的V in ≈V out ≈V dd /2。
为了减小晶振上的负载电阻，这些偏置电阻在工艺和有源器件的特性允许的情况下要尽可能的大，当振荡频率为1MHz~~20MHz 时，R f 典型值为1MΩ~~10MΩ范围。
反相器提供了必要的增益并产生180°相移，电容C 1和C 2设置电路的反馈因子，结合晶振的感抗产生振荡所需的另外180°相移，在加上反相器提供的180°相移，只要电路环路增益满足“巴克豪森准则”[3]：00|()|1()180H j H j ωωO≥⎧⎪⎨∠=⎪⎩(3) 那么电路就会在0ω处起振。
这两个条件是必须的但还不充分，在存在温度和工艺变化的情况下为了确保振荡，典型地我们将选择环路增益至少两倍或三倍于所要求的值。
图2所示的振荡器的小信号模型如图3所示，这可以用来确定振荡器的起振条件。
跨导g m 取决反相器以及电路的偏置条件，电阻R 1和R 2分别表示总的输入输出阻抗。
电容C 1和C 2包括有源器件电容和电路产生寄生电容。
R 0、C 0和L 0构成晶振的等效电路。
电容C 3包括了有源器件的电容，但是主要取决于晶振的固有电容，R f 是偏置引入的电阻。
-图3. 石英振荡器小信号模型Fig. 3. Small-signal crystal oscillator←如图3，我们可以研究电路的稳定性条件，从受控电流源的输出端断开环路，引进一个测试电流i 流过反馈环路以计算环路增益。
首先，分析晶振等效电路以及R 3、C 3的等效阻抗，如下：003011()||||()f Z s R R L s C s C s=++ (4) 200002203000000003(1)(1)(1)f f R L C s R C s C R C s L C s R C s L C s R C s C ++=++++++ (5)现在我们可以通过计算环路传输函数来分析电路的稳定性，如图3，断开反馈环路，引入测试电流i ，则有：221121211||1||11||()||in R C sV R C sR Z s R C s C s=∙++ (6) out m in i g V = (7)()out m in i g VT s i i=-=- (8) 121122122211()()(1)(1)(1)(1)m g R R T s Z s R C s R C s R R C s R R C S =-++++++ (9)从传输函数可以看出，T(s)包含高Q 值复数零、极点对，加上两个负实数极点和一个负实数零点。
现在，可以用一些典型的晶振参数值代入函数，产生相应的波特图、根轨迹图、Nyquist （奈奎斯特）图，以分析振荡电路的是否能够起振。
III 、Matlab 分析式(8)是电路的传输函数T(s)，可以看出T(s)是g m 的线性函数，则可以得到归一化的传输函数()//m in T s g V i -=，g m 作为根轨迹图中变量，其变化范围为0~~+∞。
首先不考虑寄生参数R f 和C 3，且将反向器的输入电阻看成∞，用谐振频率为15MHz 典型的参数：L 0=11.25mH 、C 0=10fF 、R 0=25Ω、R 2=1K Ω、C 1=12pF 、C 2=15pF ，用Matlab 得到的根轨迹图如图4所示。
根轨迹法是分析和设计线性系统的定常控制系统的图解方法，它是开环系统某一参数从零变化到无穷时，闭环系统特征方程的根在s 平面上变化的轨迹，如果闭环极点全部位于S 左半平面，则系统一定是稳定的，否则系统就不稳定，即稳定性只与闭环极点位置有关，而与闭环零点位置无关[4]。
从图4可见，在g m 变化的整个范围内，根轨迹在右半平面都存在，系统不稳定，所以电路不存在起振的问题。
图4.根轨迹图Fig.4. Root-locus diagram但是，忽略C 3只是理想情况。
为了电路能偏置在一个合理的工作点，R f 是必须的，下面来考虑实际情况，C 3=12pF 、R f =5M Ω、R 1=1020Ω，我们可以得到Matlab 分析结果如图5所示，其中图5(a)为根轨迹图。
从图5(a)可见，随着g m 增加，根轨迹会进入右半平面，电路会起振，但是随着g m 继续增大，根轨迹又会重新进入左半平面，系统会达到稳定，电路不能起振。
所以g m 只有在一个合适的范围之内电路才会起振。
从图5(c)Nyquist 也可以得到相应的结论，它包含负实轴上的点(-1/g m ,0)，从而也可以得到使得电路起振g m 的范围。
如图5(d)可以看到在频率为晶体谐振频率15MHz 时，相移达到了180°这个关键点，且增益的绝对值大于一，满足了巴克豪森准则，所以只要确定一个合理的g m ，电路就会起振。
当然，为了电路能够可靠的起振，我们希望g m 的范围越大越好，而实际上g m 的范围是由电路参数确定的，而现在15MHz 晶振的参数是确定的，经Matlab 分析可知，当R f 到达几兆欧姆时，对g m 范围的影响可以忽略，增大C 1、C 2都可以增大g m 的范围，但是电容太大，会影响振荡频率的精确度；而反相器输入输出电阻也是影响电路起振的重要因素。
所以下一节就是要通过Hspice 找到一个合理的反向器，使它的输入输出电阻及g m 能够使得电路能可靠起振。
(a)(b)(c)(d)图5. (a) 根轨迹图； (b) 根轨迹局部放大图；(c) Nyquist 图；(d) 波特图Fig.5. (a) Root-locus diagram (b) enlarged diagram of Root-locus (c)Nyquist diagram (d) Bode plotIV 、Spice 模拟用15MHz 晶振典型参数得到如图5(a)根轨迹图，随着g m 增大，根轨迹会进入右半平面，当g m 继续增大，根轨迹又会回到左半平面，因为根轨迹图中，左半平面系统是稳定的，右半平面系统是不稳定，而振荡电路是一个不稳定系统，所以需要根轨迹进入右半平面，此时临界点的g mmin = 1.36mA/V 和g mmax =36.5mA/V ，及当反相器的g m 在此之间时，系统就会发生振荡,但是为了使反相器能够快速起振，反相器的跨导应满足[2]：moptg=(10)确定了反相器g mopt的值，接下来就可以确定反相器的尺寸了。