《数字电路与逻辑设计》课程复习笔记
数字电路与逻辑设计复习要点
1、数制（二进制、八进制、十进制、十六进制）之间的转换。
2、编码：8421BCD码、余3码、格雷码、ASCII码。
3、二进制数的原码、反码和补码表示及运算。
4、基本逻辑运算，逻辑门。
5、了解：三态门三种状态。
6、了解：TTL集成电路和CMOS集成电路。
7、逻辑代数运算规则。
8、逻辑函数表达式的变换、化简（重点：卡诺图化简法）、真值表、逻辑图。
9、组合电路分析与设计：（1）根据逻辑电路图写出逻辑式并化简为最简与或形式，或列出真值表，指出电路的逻辑功能。
（2）给出逻辑电路的功能描述，用给定的逻辑门设计电路。
（3）利用74138和门电路产生逻辑函数，或者根据74LS138组成的电路写出输出函数表达式并化简。
（4）利用数据选择器和门电路产生逻辑函数，或者根据数据选择器组成的电路写出输出函数表达式并化简。
10、PLD、PROM、PLA、PAL、GAL、CPLD、FPGA的中文含义。
11、时序逻辑电路与组合逻辑电路的主要区别。
12、触发器具有的稳定状态数。
13、触发器的状态转换图、特性方程、状态方程。
14、不同类型触发器的相互转换。
15、时序电路的分析与设计：（1）分析：时序电路的驱动方程、状态方程、输出方程、状态转换图、逻辑功能、能否自启动。
（2）使用JK触发器或D触发器设计指定进制的计数器。
（3）利用74161、74160设计任意进制的计数器。
16、ROM、RAM的功能。
17、ROM、RAM存储器的字数、位数、存储容量、地址代码位数。
18、了解：D/A转换器、A/D转换器的相关概念，如电路结构、分辨率等。
数字逻辑与电路设计-笔记
数字逻辑与电路设计-笔记●第一章基础知识●信号概念●模拟信号：数值随时间连续变化●数字信号：数值和时间均离散●数字逻辑电路类型●记忆功能●组合逻辑电路任何时刻的稳定输出仅取决于该时刻的输入，与过去的输入无关●时序逻辑电路输出不仅取决于该时刻的输入，也与过去的输入相关●形式●集成电路●分立电路●器件●TTL●CMOS●数制与转换●基本要素●基数：用到的数字符号个数●位权：用来表示不同数位上数值大小的固定常数值●表示方法●并列表示法普通数字表示法，括号右下角的数字表示进制●多项式表示法表示为数位*位权的和的形式●进制转换●十进制 -> R进制●整数部分：除2取1●1. 短除法●2. 从下到上为高位到低位●小数部分：乘2取整●1、将小数部分乘2●2、若整数部分为0则0，为1则1●3、取位数根据要求精度，未指定则求到第一次为0为止●二进制 <=> 8/16进制●八进制：3位 <-> 1位●16进制：4位 <-> 1位●带符号二进制数码●真值用+/-表示正负的二进制数称为真值●机器码●原码最高位为符号位，0表示正，1表示负，其后为真值●小数的原码：整数位表示正负●反码符号位不变，若为负数则真值部分按位取反●小数反码：整数部分为符号位，正数不变，负数全部取反●整数反码：需要添加符号位●补码符号位不变，真值部分操作与反码相同，若为负数在反码基础上+1（源自反码加法）●特殊规则：补码的补码是原码●加法时若符号位产生进位应该舍弃左溢出的位数●十进制的二进制编码（BCD码）●8421码●4位二进制码从高到低权值为8，4，2，1●后6个码为非法码●加法运算：逢10进1，有进位或出现冗余码时+6调整●2421码●4位二进制码从高到低权值为2，4，2，1●2421码不具备单值性：舍弃重复的更小的码●2421码是对9的自补编码：m按位取反即可得到(9-m)●余3码●8421码+0011形成的无权码（不能通过权值展开表示），每个码都比8421码多3●正在落在中间10位（相比8421前进3位）●转为十进制：用8421码减3●余3码时对9的自补编码●加法运算：如果有进位，结果+3；如果无进位，结果-3●可靠性编码●格雷码●奇偶校验码●第二章逻辑代数基础●电路门●或门●与门●非门●组合：同或门A、B取值相同为1，相异为0，与异或门相对，通常用异或非门表示●逻辑函数表示法●逻辑表达式由逻辑变量，与、或、非运算符构成的表达式●运算规则●两种逻辑表达式●与-或表达式若干与项进行或运算，表示为积相加●最小项/标准与项 (mi)●定义●与项中包含了所有变量（变量或反变量）●每个变量只出现一次●i 的取值规则●原变量用1表示，反变量用0表示●依次排列为二进制串，转为十进制即为i●性质●任意最小项，有且仅有一种变量取值组合使该最小项的值为1，且不同最小项对应取值不同●n个变量的全部最小项相与为1●相同变量构成的两个不同最小项相乘为0●n个变量构成的最小项有n个相邻最小项相邻最小项：只有一个变量相反的最小项●或-与表达式若干或项进行与运算，表示为和相乘●最大项/标准或项 (Mi)●定义：与最小项相同●i 的取值规则：与最小项相同●性质：●任意最大项，有且仅有一种取值组合使该项取值为0，且不同项取值不同●n个变量的全部最大项相与为0●相同变量构成的两个不同最大项相或为1●n个变量构成的最大项有n个相邻最大项●表达式的转换●代数转换法●求标准与-或表达式●将函数表达式变换为一般与-或表达式●反复使用X=X(Y+~Y)●求标准或-与表达式●将函数表达式变换为一般或-与表达式●反复使用A=(A+B)(A+~B)●真值表转换法●求标准与-或表达式：F=1的取值组合●求标准或-与表达式：F=0的取值组合●真值表依次列出一个逻辑函数所有输入变量取值组合以及对应函数值的表格●真值表 -> 逻辑表达式●1、找出F=1的逻辑变量取值●2、把每一组变量写成乘积，不同组相加●逻辑图●波形图●卡诺图表示逻辑变量所有取值组合的小方格所构成的平面图●构成：n变量的全部最小项各用一个小方格表示●二变量卡诺图●n变量卡诺图●每增加一个变量就在右侧/下侧作对称图形●对称轴左边/上边的原数字前+0，右边/下边的原数字前+1●卡诺图是上下、左右代码循环的闭合图形●几何相邻●相接：两方格有共同边●相对：任意一行或一列的两端●相重：对折起来位置重合●性质：可以直观地找到相邻最小项进行合并，依据是并项法●逻辑函数化简以与或表达式化简为主●代数化简法●标准●与项数最少●满足上述条件下每个与项中变量数最少●方法？●并项法●吸收法●消去法●配项法●化为与或表达式●1、对或-与表达式求对偶，得到与-或表达式●2、求最简与-或表达式●3、再次求对偶，得到最简或-与表达式●卡诺图化简法●卡诺圈：将相邻最小项的小方格圈在一起进行合并为一个与项●卡诺圈中同时出现0/1的变量在新与项中被消去●卡诺圈中的对象必须原变量和反变量成对出现●质蕴含项（质项）质蕴含项不是任何其他蕴含项的子集（最大的圈圈）●必要质蕴含项若一个质蕴含项包含不被其他任何蕴含项包含的最小项，则为必要质蕴含项●化简步骤●1、作出卡诺图●2、圈出所有质蕴含项●3、找出所有必要质蕴含项●4、消除重复项，写出所有必要质蕴含项的和●列表化简法●第三章集成门电路和触发器●电路半导体器件●双极型集成电路●晶体管-晶体管电路 TTL●MOS集成电路●PMOS●NMOS●CMOS●电路门的构成●晶体三极管●结构●NPN型●PNP型●三极●e(Emitter)：发射极●b(Base)：基极●c(Collector)：集电极●开关特性●静态特性：三极管有截止、放大、饱和三种工作状态●TTL集成逻辑门电路●触发器●定义一种具有记忆功能的电子器件，由逻辑门加上适当反馈线组成●现态：输入信号作用前的状态，记作Qn或Q●次态：输入信号作用后的状态，记作Qn+1●特点●由两个互补的输出端Q和~Q●有两个稳定状态，两个输出端输出相同是不是稳定状态●在一定输入信号作用下，触发器可以从一个稳定状态转移倒另一个稳定状态，输入信号不变或消失后触发器状态稳定不变●分类●按结构分●基本RS触发器●钟控RS触发器●主从触发器●边沿触发器●按功能分●RS触发器●JK触发器●D触发器●T触发器●按触发方式分●电平触发●脉冲触发●边沿触发●描述方法●功能表反映了触发器在不同输入下对应的功能（如置0/1）●状态表反应在一定输入下，现态和次态之间的转移关系●激励表反应触发器从现态转移到某次态对输入信号的要求●状态图状态表画成有向图的形式●卡诺图状态表画成卡诺图的形式●基本 R-S 触发器直接复位置位触发器的简称●与非门构成●组成：由两个与非门交叉耦合构成●封装●R：置0端/复位端（RESET）●S：置1端/置位端（SET）●输入端小圆圈表明取非（低电平/负脉冲有效）●功能表示●功能表●特性●当输入端连续出现多个脉冲信号，仅第一个信号使触发器反转，可利用此特性消除机械开关震动引起的尖脉冲信号●或非门构成●功能表●钟控 R-S 触发器●组成：由四个与非门，基本R-S触发器+控制门构成●封装●功能表●钟控D触发器●组成：修改钟控R-S的输入端，消除了状态不确定现象，解决了输入约束问题●封装●功能表●钟控 J-K 触发器●组成：钟控RS中添加两条反馈线，也可以解决状态不稳定问题●封装●功能表●钟控T触发器又称计数触发器●组成：把J-K触发器的两个输入端JK连接起来，并把连接在一起的输入端用符号T表示●封装●功能表●主从R-S触发器●结构●上面为从触发器，下面为主触发器●主触发器的输出是从触发器的输入●RD为直接置0端，SD为直接置1端●注意：主从触发器的时钟反相●封装●功能：与R-S触发器一致●第四章组合逻辑电路●第五章同步时序逻辑电路●概念●定义●电路中有统一的时钟信号●存储器件采用钟控触发器●电路状态的改变依赖于输入信号和时钟脉冲信号●现态和次态是针对某个始终脉冲而言的●现态：时钟作用前电路的状态●次态：时钟作用后电路的状态●按输出对输入关系的依从关系分类●Mealy型：输出由状态和输入共同决定●Moore型：输出只由状态决定●自启动/自恢复：无效状态可以自己转换到有效状态●挂起：无法自启动/恢复●描述方法●逻辑函数表达式●输出函数表达式反应电路输出与外部输入、触发器状态的关系●次态函数表达式触发器次态与激励函数、现态的关系（与触发器类型相关）●激励函数表达式电路输入与电路次态之间的关系●状态表状态转移表，表示输入+现态能导出什么样的输出+次态●Mealy型Mealy型输出与输入和现态相关，因此次态与输出绑定，一起与输入绑定●Moore型Moore型输出只与现态有关，状态由输入和现态决定，因此次态与输入绑定，输出点出成一列●状态图●Mealy型●输出写在表示输入的箭头上，格式为输入/输出●Moore型●输出写在表示状态的圈里，格式为状态/输出●时间波形图●作图步骤●1、假设电路初始状态，拟定一输入序列●2、做出状态和输出响应序列●3、根据相应序列画出波形图●时钟端加圈则使下降沿，不加圈则是上升沿●分析方法●表格分析法●判断电路类型和触发器类型●写出输出函数和激励函数表达式●根据表达式列出次态真值表●根据真值表写出状态表和状态图●描述功能●代数分析法●判断电路类型和触发器类型●写出输出函数和激励函数表达式●写出次态方程组●列出状态表和状态图●描述功能●常见功能●模n计数器●模n可逆计数器●序列检测器●可重复序列检测器●设计方法●一般步骤●1、形成原始状态图和原始状态表●确定电路模型●Mealy型所需状态比Moore型少●触发器数量可能一致●设立初始状态●根据需要记忆的信息增加新的状态●确定各时刻电路的输出●作出原始状态表●2、状态化简，求得最小化状态表●n个状态所需触发器数量为m，满足关系：2^m >= n > 2^(m-1)●等效状态●等效对（Si，Sj）对于所有可能的输入序列，分别从状态Si和Sj出发，所得到的输出响应序列完全相同，记作(Si,Sj)为等效对●判断方法：在一位输入的各种取值组合满足●输出相同●次态满足下列情况之一●相同●交错或为各自的现态●次态循环或为等效对●等效类：若干彼此等效的状态构成的集合等效类是一个广义的概念，两个状态或多个状态均可以组成一个等效类，甚至一个状态也可以称为等效类，因为任何状态和它自身必然是等效的●最大等效类：不被任何别的等效类所包含的等效类●化简状态的过程就是寻找出所有最大等效类，每个最大等效类为一个状态●化简方法：隐含表法●隐含表定义●形如对角线砍半的矩阵●横向和纵向的网格数等于n-1●横向从左到右依次标上原状态表中的前n-1个状态●纵向从上到下依次标上原状态表中的后n-1个状态●解题步骤●1、作隐含表●2、寻找等效对●先顺序比较：从上到下，从左到右地比较●直接判断：打√/×●与其他状态相关：填上相关的状态对●再关联比较：指对那些在顺序比较时尚未确定是否等效的状态对作进一步检查。
数字电路与逻辑设计课程复习笔记优选全文
最新精选全文完整版（可编辑修改）1.2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率3. 模型机中指令流动的路径存储器->指令寄存器->指令译码器4. 模型机中4种数据流动的路径：5.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分×基=整数+小数，……直到小数部分等于0或者整数个数达到题目规定位数+1，结果为整数从前往后排列组成的整数，需注意小数进位的情况）10. 对偶规则和反演规则分别有什么用？对偶：只要考虑正逻辑或负逻辑，不用考虑两个。
反演：机械式求反函数。
11. 与运算和或运算均满足交换率有什么实际意义？或者说在实现电路时可以给我们带来什么方便？不需要区分逻辑门的输入端具体是哪一个输入。
12. 为什么要讨论函数标准形问题？为了方便，比如比较两个函数是否相同，用适当的逻辑门实现电路。
13. 代数法化简有何特点？适合任意规模、任意形式的表达式，但没有固定方法，也难以判断是否已经最简。
14. 为什么通常要对逻辑函数进行化简？因为逻辑函数是逻辑电路实现的依据，表达式越简单，通常电路成本就越低。
15. 请对比分析传输延迟模型与惯性延迟模型的优缺点。
传输：简单，但没有充分考虑完成充放电变化所需的时间问题。
惯性：比前者更接近实际情况，但比较复杂。
16. 写出可以降低成本的几种方式。
①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积17. 为什么说代数优化（化简）是非常困难的？因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。
18. 请说明”蕴涵项“、”主蕴涵项“和”质主蕴涵项“之间的关系。
主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。
数字电路与逻辑设计知识总结
数字电路与逻辑设计知识总结嘿，朋友！咱们来聊聊数字电路与逻辑设计这神奇的领域。
你知道吗？数字电路就像是一座精巧复杂的大厦，而逻辑设计就是构建这座大厦的蓝图。
想象一下，一个个小小的电子元件，如同勤劳的小蜜蜂，按照特定的规则和逻辑在忙碌工作，最终共同构建出强大而神奇的功能。
先来说说数字电路的基础——数字信号。
这玩意儿可不是闹着玩的，它就像只有两个状态的跷跷板，不是高电平就是低电平，简单直接得很！你看，这多像咱们的选择题，要么对，要么错，没有模棱两可的中间地带。
再讲讲逻辑门，这可是数字电路的核心组件啊！与门、或门、非门，它们就像是不同性格的小伙伴。
与门就像个严格的把关者，只有条件都满足了才放行；或门呢，就比较随和，只要有一个条件满足就能通过；非门则是个叛逆的家伙，总是和输入唱反调。
组合逻辑电路就像是一个团队合作的项目。
编码器、译码器、加法器等等，它们各自发挥着独特的作用，相互配合，共同完成复杂的任务。
这不就像咱们打篮球时，前锋、中锋、后卫各司其职，才能赢得比赛吗？时序逻辑电路呢，则像是有记忆的小精灵。
触发器、计数器、寄存器，它们能记住过去的状态，根据输入的变化来更新自己。
这多像咱们的大脑，记住了过去的经验，才能更好地应对未来。
在数字电路设计中，化简逻辑表达式可是个技术活。
就好比整理房间，把乱七八糟的东西归置得井井有条，让电路变得简洁高效。
不然，电路复杂得像一团乱麻，可就麻烦啦！还有数字电路的故障诊断，那简直就是侦探破案！通过各种手段找出电路中的“坏蛋”，解决问题，让电路重新正常工作。
朋友，数字电路与逻辑设计是不是很有趣又很有挑战性？它就像一个充满奥秘的宝藏，等待着我们去挖掘和探索。
只要我们用心去学习，掌握其中的规律和技巧，就能在这个神奇的领域里畅游，创造出令人惊叹的作品！所以，别犹豫啦，让我们一起深入数字电路的世界，开启这奇妙的冒险之旅吧！。
数字电路与逻辑设计总结(双学位)(精)
2 卡诺图化简 （×××××）
① 常规化简
② 有无关项的化简
③ 判断是否存在竞争－冒险，并化简
第二章 逻辑门电路
1、了解分立元件与、或、非、或非、与非门的电路组 成、 工作原理、逻辑功能及其描述方法； 2、掌握逻辑约定及逻辑符号的意义；
3 、熟练掌握 TTL 与非门典型电路的分析方法、电压传 输特性、输入特性、输入负载特性、输出特性；了解 噪声容限、TTL与非门性能的改进方法； 4、掌握OC门、三态门的工作原理和使用方法，正确理 解OC门负载电阻的计算及线与、线或的概念； 5、掌握CMOS反相器、与非门、或非门、三态门的逻辑 功能分析，CMOS反相器的电压及电流传输特性。
总结
第一章 数字逻辑基础
一 计数体制与数制转换
二 常用编码
• 8421BCD码
• 格雷码 • 余 3码
三 逻辑代数
1 公式化简 （×××）
牢记常用公理、公式及推理：
⑴ ⑵ 0 • 0 =0 0 • 1= 1 • 0 = 0 ⑴’ 0+0= 0 ⑵’ 1+0 = 0+1=1
⑶
⑷ ⑸
1• 1= 1
2、掌握组合逻辑电路的分析
对组合逻辑电路进行分析的目的是为了得出其所 能完成的逻辑功能。组合逻辑电路的分析步骤如下: 1）、从输入端到输出端逐级写出逻辑函数表达式。
2）、用公式法、卡诺图将函数式化简,得到最简函数 表达式。 3）、由函数式列出真值表,从真值表中确定电路的逻 辑功能。
3、掌握组合逻辑电路的设计
6、 数据选择器
重点掌握（×××××）： 用数据选择器和门电路实现逻辑函数
7、了解算术运算电路
重点掌握（×××ቤተ መጻሕፍቲ ባይዱ×）： ① 何为半加器 ② 何为半减器 ③ 何为全加器 ④ 何为全减器
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
数字电路期末总复习知识点归纳详细
数字电路期末总复习知识点归纳详细一、简述亲爱的小伙伴们，又是一年一度的期末复习时刻来临了，这次复习的主角是数字电路知识。
让我们一起来看看哪些内容是重点，助力你的复习之旅吧！数字电路虽然听起来高大上，但其实与我们日常生活息息相关。
手机、电视、电脑等电子产品都离不开它。
因此掌握好数字电路知识，不仅对学习有帮助，还能更好地理解生活中的科技应用。
首先你得清楚数字电路的基本概念，比如什么是数字信号、什么是模拟信号。
这可是基础中的基础，得打好基础才能建起高楼大厦。
接下来是数字电路的逻辑门和逻辑代数，这些看似复杂的名词其实背后都有简单的逻辑原理，只要理解了就容易掌握。
别忘了组合逻辑和时序逻辑电路，它们是数字电路的核心部分，考试中的大题往往围绕它们展开。
此外数制与编码也不可忽视，它们在数字电路中有着举足轻重的作用。
1. 回顾本学期数字电路课程的重要性这个学期数字电路课程真是收获满满啊！时间过得飞快，转眼就要期末考试了，大家是不是觉得有必要好好复习一下呢？确实数字电路课程在电子信息技术领域可是非常关键的，这门课程就像打开了一扇神奇的大门，让我们了解了电子设备背后的秘密。
咱们学习的内容都是电子工程师必备的基础知识，对咱们未来无论是从事相关职业还是日常生活都很有帮助。
所以啊同学们，一定要重视这次的复习，为期末考试做好准备！这个段落力求简洁明了，使用口语化的表达方式，易于读者理解和接受。
同时加入了情感化的语气，增强了文章的人情味。
2. 复习目的与意义期末临近是时候开始我们的复习计划了，说到复习数字电路，可不是简单地过一遍课本，而是为了更好地掌握这门课的知识和技能，帮助大家在即将到来的期末考试中取得好成绩。
所以今天就来一起梳理下复习目的和意义，让大家明白为什么要这么认真地对待这次复习。
首先复习数字电路是为了巩固我们学过的知识，毕竟课本上的内容那么多，不可能一下子全记住。
通过复习我们可以再次梳理知识脉络，加深理解确保学过的内容都能牢牢掌握。
数字电路与逻辑设计复习主要内容
一、 绪论
1、数字信号的特点和表示方法； 2、不同进制数的相互转换； 3、常用的二—十进制代码（BCD代码）； 4、数字电路的分类； 5、奇偶检验。
.
2
二 逻辑函数及其简化
1、基本逻辑关系和复合逻辑运算的逻辑关系、表达式、 逻辑符 号、真值表。
2、逻辑函数的表示形式和相互转换。
.
8
.
6
第5章 时序逻辑电路
1、时序逻辑电路的特点、分类； 2、时序逻辑电路的分析步骤； 3、集成移位寄存器的功能和典型应用； 4、集成同步计数器的功能及功能扩展； 5、采用MSI实现任意模值计数器。
.
7
第6章 半导体存储器
1、半导体存储器的分类、主要技术指标； 2、RAM结构及存储容量的扩展； 3、ROM类型、存储原理、用ROM实现逻辑函数；
3、逻辑代数的三个规则。（对偶式和反演式的写法、由函数的最 小项表达式求对偶式和反演式的最小项表达式）
4、常用公式及其灵活应用。
5、最小项及最小项的性质，逻辑函数的最小项表达式。
6、逻辑函数的公式化简法。
7、逻辑函数常用形式的相互转换。
.
3
第2章 集成逻辑门
1、国产TTL集成电路的四个系列； 2、TTL与非门的主要外部特性； 3、三态门、OC门的概念及使用； 4、TTL系列器件主要性能比较。
.
4
第3章 组合逻辑电路
1、组合逻辑电路的分析和设计方法； 2、常用MSI的名称（芯片名称）、功能、逻辑符号、扩展和典 型应用、使用中应注意的问题； 3、应用MSI（数据选择器、译码器、加法器、比较器等）实现 逻辑函数。
.
5
第4章 集成触发器
1、触发器的基本性质； 2、从功能上讲有几种触发器，其功能描述。 3、触发器逻辑功能的描述方法。 4、触发器的触发方式的类型和特点。 5、触发器输出波形的画法。 6、典型小型数字系统的原理及功能分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.
2.用什么办法可以降低量化误差？
①增加量化位数②提高采样频率
3. 模型机中指令流动的路径
存储器->指令寄存器->指令译码器
4. 模型机中4种数据流动的路径：
5.进制数转换
①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）
②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分×基=整数+小数，……直到小数部分等于0或者整数个数达到题目规定位数+1，结果为整数从前往后排列组成的整数，需注意小数进位的情况）
10. 对偶规则和反演规则分别有什么用？
对偶：只要考虑正逻辑或负逻辑，不用考虑两个。
反演：机械式求反函数。
11. 与运算和或运算均满足交换率有什么实际意义？或者说在实现电路时可以给我们带来什么方便？不需要区分逻辑门的输入端具体是哪一个输入。
12. 为什么要讨论函数标准形问题？为了方便，比如比较两个函数是否相同，用适当的逻辑门实现电路。
13. 代数法化简有何特点？适合任意规模、任意形式的表达式，但没有固定方法，也难以判断是否已经最简。
14. 为什么通常要对逻辑函数进行化简？因为逻辑函数是逻辑电路实现的依据，表达式越简单，通常电路成本就越低。
15. 请对比分析传输延迟模型与惯性延迟模型的优缺点。
传输：简单，但没有充分考虑完成充放电变化所需的时间问题。
惯性：比前者更接近实际情况，但比较复杂。
16. 写出可以降低成本的几种方式。
①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积
17. 为什么说代数优化（化简）是非常困难的？
因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。
18. 请说明”蕴涵项“、”主蕴涵项“和”质主蕴涵项“之间的关系。
主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；
质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。
19. 无关项代表哪两种情况？
①某些输入变量取值组合不会出现；
②对于某些输入取值组合，人们不关心函数对应的取值为何值。
20. 事实上异或运算可以用与、或、非运算来表示，即异或运算可以用与、或、非门实现，那为什么还要有异或门？异或运算常见，而且用与、或、非门来实现成本太高。
21. 请对比自顶向下和自底向上方法的优缺点。
自顶向下：符合人类思维习惯，容易做到全局最优。
自底向上：有利于使用现有条件，实现局部最优。
22. 分层设计的两个关键点是什么？层次架构、功能模块。
23. 为什么要进行工艺映射？将用与门、或门和非门构成的原始逻辑电路，转换为用相应工艺下的门、模块及连接构成的电路，以便降低成本，提高速度。
24. 请问表3-6中的V是为了解决什么问题，或者说有什么作用？
当没有输入时输出编码为0，当输入0有效时输出编码也是0。
此举是为了区分这两种情况。
（是否有有效输出）
25. 关于二值逻辑变量的特性的描述，只有两种取值0和1，无大小之分。
26. 并行语句：选择赋值语句、进程语句、case语句
27. 数字信号相较于模拟信号具有的优势：抗干扰能力强，易于传输、稳定性能好，易于存储、压缩，加密等算法易于实现，易于处理
28. 关于数字信号：
异步数字信号的幅值可以用多位二进制数进行编码、数字信号可分为同步数字信号和异步数字信号
模拟信号经过采样和编码可转化为数字信号、从模拟信号转化为数字信号减少误差的方法是多采样或增加编码位数
29. 并行赋值语句的执行与语句书写的先后顺序无关，输入信号的变化启动对应语句的执行。
30. 可靠性编码通常是在原来的编码中增加一些冗余位，使得新的码字具有某种特性，而非码字不具有这种特性。
一旦出错，这种特性就被破坏。
31. 结构化描述：精确描述系统内各元件、部件之间的连接关系。
数据流描述：描述信号流动的方向、路径和结果。
行为描述：描述系统输入与输出之间的逻辑关系或数学关系，完全没有电路的意味。
32.数值编码：8421码、余3码，十中取一码
非数值编码：ASCII码、摩尔斯码、布莱叶盲文
33.余3码：余3码是一种BCD码，它是由8421码加3后形成的（即余3码是在8421码基础上每位十进制数BCD码再加上二进制数0011得到的）。
因为8421码中无1010～1111这6个代码，所以余3码中无0000～0010、1101～1111这6个代码。
余3码不具有有权性，为无权码，但具有自补性，余3码是一种“对9的自补码”。
34. moore型和mealy型时序电路的输出有何不同？
moore型时序电路的输出只和当前状态有关，mealy时序电路的输出和当前状态与输入都有关。
35. 为了实时捕获随机输入信号，我们应该使用锁存器还是触发器，为什么？
锁存器。
因为锁存器在时钟信号有效期间，输出等于输入，输出能实时地跟随输入变
化；而触发器的输出只在时钟的上升沿或下降沿等于输入，跟随输入变化。
36. 请分别画出moore型和mealy型状态机的结构图。
37. 为什么触发器存在定时问题？
触发器的输入信号如果在时钟有效跳变沿前后的建立时间和保持时间内变化会导致输出
状态不确定。
38. 如果输入信号在触发器的建立时间或保持时间范围内发生变化，触发器的输出会出
现什么情况？
不确定，可能是0，1或0-1中间值。
39. 什么是微操作？有哪些常见的微操作？
微操作是指对寄存器或存储器中的数据进行基本的操作。
常见微操作有以下4种：传输微操作、算术微操作、逻辑微操作、移位微操作。
40. 有几种寄存器单元设计方法？他们各有什么优缺点？
①时钟电路设计法，各种功能共享组合逻辑，可高度优化，不需要加载使能信号，面积开销小，但较为复杂。
②简单设计法，用多路复用器选择各种功能的结果到触发器，较为简单，速度快，但结构开销大。
41. 触发器的保持时间是指时钟触发沿之后输入必须保持不变的时间。
42. 如果同步电路（发送方）和异步电路（接收方）进行交互，应注意的问题是
同步电路的输出信号不能存在冒险
43.
44.
45. 异步信号作用于同步电路，以下说法正确的是
①为了保证电路正常工作，应将异步电路的输出信号用同步电路的时钟对其进行同步后再传输至同步电路
②为了保证电路正常工作，异步电路的输出信号应在时钟的早期发生变化
46. 对于Mealy型电路，描述输出逻辑的进程的敏感信号应为输入信号、当前状态信号。
47. 描述触发器的进程的主要功能是在时钟触发沿，将下一状态赋值给当前状态。
48. 时序电路设计中形式化是根据设计的功能需求画出状态表或状态图。
49. 异步电路（发送方）和同步电路（接收方）进行交互，如果异步电路的输出没有经同步电路的时钟进行同步，则可能不满足触发器的建立时间和保持时间，导致电路工作异常。
50.
①同步时序电路中常采用触发器存储信息
②异步时序电路常采用锁存器存储信息
51. 状态赋值时采用的编码方式和对应的特点：
①二进制计数顺序码简单
②格雷码降低功耗，增加可靠性
③单热点码获取方程容易，便于调试
52. 关于三态输出，三态输出是一种输出结构，可以用于任意逻辑门；只有具有三态输出的逻辑门的输出才能接在一起共享输出线。
53. 寄存器是由一组触发器和附加的组合电路构成。
其中组合电路处理数据，寄存器存储结果。
54. 能反复遍历某个固定状态序列的时序电路不一定是计数器。
（×）
55.。