数电实验锁相环倍频器
锁相环-倍频使用Microsoft-Word-文档
3.5倍频电路相位－时间法的思想是将相位量转换为数字脉冲量，然后对数字脉冲进行测量而得到相位差值。
转换原理如下：两被测信号的相位差可表示为 ： T/T360∆=∆Φ（1）其中 ∆Φ为相位差，T ∆为相位差时间，T 为被测信号周期 数字测量时的表达式：)/f 360f N /T 360N m c （==∆Φτ（2）其中τ为计数脉冲周期，m f 为其频率，c f为被测信号频率，N 为计数值显然这个表达式包括乘法和除法，计算烦琐，利用单片机处理，固然可行，但是仔细观察式 ( 2 ) 就可发现，倘若分子部分360τ 与分母部分 T 可以消去，即1/T 360=τ 则 N=∆Φ， 也就是说计数器的值 N 即是相位差∆Φ ，这个假设成立的条件是T360=τ，用频率表示为cm1/f 360/f=，cm 360ff = ，即计数脉冲的频率为被测信号频率的360倍时，计数器的值就表示了相位差，显然此时测量的精度为1°。
若要使测量精度达到1°，仍然从相位差表达式出发，将相位差表达式进行变形 ：)/f 360f N m c （⨯=∆Φ(3)当cm 360ff = 时，计数器的值 N 除以10即为相位差值，则测量精度提高到1°。
基于相位－时间法原理的测量仪的原理框图如图1-3所示。
基准信号(电压信号)fr 经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360的分频器，使锁相环的输出信号频率为360fr ，但相位与fr 相同，这个输出信号被用作计数器的计数时钟。
原理图如下：A计数为实现计数功能，本文提出三个方案。
方案一：用软件对大量的波形数据进行处理才能达到较高的精度，且采集时间间隔难以精确控制，如果要准确地捕捉到信号的极值，则要求每个信号周期内有足够多的采样点对波形进行细分。
因此，此方法主要适用于精度要求不是很高的情况，或者用于数字存储示波器中。
方案二：相位－电压法则是基于RC 电路的积分和ICL7136芯片的显示校正网络来实现相位差的测量和显示，其测量精度和稳定度都不够高。
锁相环倍频
锁相环倍频
锁相环倍频是一种电路技术，它可以将一个低频（如1 Hz）的输
入信号，转换成一个较高频（如100kHz）的输出信号。
锁相环倍频是
一种无源技术，它通过等效低通滤波器达到其目的，其中滤波器的输
出信号的频率会随着输入信号的频率而变化，从而产生锁相效果。
它
的工作原理是：使一个频率比较低的输入信号作为一个控制变量，引
导另一个信号（通常可以是一个正弦波）进行振荡，从而使其频率发
生倍频变化。
这种技术的扩展就是“倍频环”，它使用了脉冲链路来
实现从较低的频率到较高的频率的倍频效果。
锁相环倍频电路可以应用于一些特殊的电子设备，例如测距、卫星导
航以及无线通信等。
由于它的锁定特性，它也可以用在电源稳压器中，作为高效的调节器；用于精确的高频信号源，用于收发器等方面。
在数字信号处理领域中，它也可以用于实现高精度的时钟稳定器。
锁相环倍频电路可以实现良好的调节精度，并且可以节省能源，
因为它不需要外部的电源来支持其运作，而是由输入信号的同步来进
行控制，这也是这种电路的主要特征之一。
锁相环倍频电路的另一个
优势是其低噪声，由于它不需要外部电源，所以它不会产生多余的噪音。
除此之外，它的可靠性也很高，它的参数可以根据输入信号的变
化而变化，从而确保输出信号的准确性和稳定性，确保系统可以长期
正常运行。
总之，锁相环倍频是一种很有用的电路技术，它可以使输入信号
以倍频的方式输出，因此在很多应用范畴中都可以发挥重要作用，极
大地提升了设备的性能和可靠性。
基于数字锁相环的同步倍频器设计
一、主要内容与要求1.掌握应用电子设计自动化（EDA）技术设计电子系统的方法；2.采用超高速集成电路硬件描述语言（Verilog）设计一种基于数字锁相环的倍频器；3.重点设计数字环路滤波器和数控振荡器；4.利用计算机仿真技术进行验证；5.阅读并翻译3000单词以上的英文资料。
二、主要技术要求n倍频；2 1.系统能够实现输出信号为输入信号的2.改变系统参数可以得到不同的倍频信号，且始终能够使输出信号与输入信号保持同步；3.用Verilog语言编写设计程序，利用计算机仿真予以验证。
三、研究方法1.在查阅大量技术资料的基础上，进行设计方案的比较；2.确定全数字锁相环系统的设计方案；3.采用自顶向下的设计方法，进行系统模块的划分，并确定用Verilog设计各功能模块的算法；4.编写系统设计程序，并进行仿真验证，经过反复修改使电路系统达到设计要求。
四、工作进度安排1.2012年12月学习掌握Verilog设计技术，收集和整理与毕业设计有关的资料；2.2013年1月在分析和整理资料的基础上写开题报告，确定设计方案和研究技术路线；3.2013年3月完成环路滤波器和数控振荡器的设计与仿真；4.2013年4月完成全数字倍频器的系统设计与仿真；5.2013年5月撰写毕业设计说明书和准备毕业答辩稿；6.2013年6月初毕业答辩。
指导教师南华大学本科生毕业设计（论文）开题报告设计（论文）题目基于数字锁相环的同步倍频器设计省部级课题设计（论文）题目来源起止时工程设计2012.12013.6设计（论文）题目类一、设计（论文）依据及研究意义锁相(phase-locked loop是一种反馈控制电路，作用是实现设备外部输入信号与内部的震荡信号同步其基本组成包括鉴相 phasedetector环路滤波器loopfilter）和压控振荡器 voltagecontroloscillato）倍频器frequencymultiplie）是使输出信号频率等于输入信号频率整倍的电路利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍器倍频器也可由一个压控振荡器和控制环路构成它的控制电路产生一控制压，使压控振荡器的振荡频率严格地锁定在输入频f的倍乘fnf因为非线性变换过程中产生的大量谐波使输出信号相位不稳定所以其构的倍频器，倍频噪声较大。
锁相环实现倍频的原理是什么？锁相环的组成及倍频的三种方法解析
锁相环实现倍频的原理是什么？锁相环的组成及倍频的三种方法解析锁相环的组成部分锁相环主要由压控振荡器，鉴相器，低通滤波器，以及参考频率振荡器组成。
压控振荡器主要实现电压与频率的变换，鉴相器主要实现把压控振荡器的频率与参考频率振荡器的频率进行比较。
低通滤波器主要是滤除信号中的高频分量，参考频率振荡器提供参考频率。
锁相环是如何实现倍频的？原理是什么？当锁相环处于锁定状态时，鉴相器（PD）的两输入端一定是两个频率完全一样但有一定相位差的信号。
如果它们的频率不同，则在压控振荡器（VCO）的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（一个是锁相环的输入信号Vi，一个是压控振荡器的输出信号V o）的频率完全完全一样则环路系统处于稳定状态。
倍频电路
基于此原理，如果在VCO之后，加一个分频器（n分频），在反馈回锁相环输入端，此时输出信号为原来的n倍。
倍频的三种方法1、傅里叶法
这是一种最简单的模拟信频方式及它采用了傅里叶级数。
每一个周期性的信号能定义为一个基频及它的谐波部分的和。
如果你变换振荡器的正弦波输出为方波，那么你能用下面的关系式：
下一步你必须选择这正确的次谐波。
你用一个带通滤波器去衰减其它部分来选择要的部分。
注意：此法仅适用于低频。
2、锁相环法
这是一种最简单的倍频方法。
在这个方法中，输出频率不是直接是基准频率的倍频，但出。
锁相环调频及锁相环调频发射与接收实验实验报告
锁相环调频及锁相环调频发射与接收实验实验报告沈凯捷101180101锁相环调频实验一. 实验目的1．加深对锁相环基本工作原理的理解。
2．掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。
3．掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。
1.理解用锁相环实现调频的基本原理。
2.掌握NE564构成调频电路的原理和调试，测试方法。
二、实验使用仪器1．NE564锁相和调频实验板2．100MHz泰克双踪示波器3. FLUKE万用表4. 高频信号源5. 低频信号源三、实验内容1. 压控振荡器的测试。
2 . 同步带和捕捉带的测量。
3. 调频信号的产生和测量。
四、实验步骤1. 压控振荡器的测试（1）在实验箱主板上插上锁相环调频与测试电路实验模块。
接通实验箱上电源开关，电源指标灯点亮。
（2）把跳线S1，S2，S5，S6，S7断开，S3，S4合上。
单独测试压控振荡器的自由振荡频率。
将双排开关S8的4端合上，此时8200pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的3端合上，此时820pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的2端合上，此时82pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的1端合上，此时22pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
数字锁相环在倍频电路中的应用
数字锁相环在倍频电路中的应用【摘要】：文章简述了锁相环的发展和组成，重点介绍了数字锁相环PE3236的内部组成，并分析了利用PE3236、二分频器、四分频器以及环路滤波器、压控振荡器组成的倍频电路，并且对环路滤波器和环路特性作了简要说明，从而给出了一种实现了频率合成的更加优化的方法。
【关键词】：PE3236; 单片数字锁相环(PLL); 环路滤波器(LF); 压控振荡器(VCO); 单片分频器中图分类号:TN742.1文献标识码：A 文章编号：1002-6908(2008)0110034-011. 引言锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。
锁相原理在数学方面,早在30年代无线电技术发展的初期就已经出现。
1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述,用锁相环路提取相干载波来完成同步检波。
到了40年代电视接收机中的同步扫描电路中开始广泛的应用锁相技术,使电视图像的同步性能得到很大改善。
进入50年代，随着空间技术的发展,由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题。
在60年代,维特比(Viterbi)研究了无噪声锁相环路的非线性问题,并发表了”相干通信原理”一书。
到了70年代林特塞(Lindscy)和查里斯(Charles)进行了由噪声的一阶、二阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析。
2. 基本原理锁相技术是实现相位自动控制的一门学科，锁相环是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
它由鉴相器、环路滤波器和压控振荡器组成。
鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。
Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。
锁相环倍频
锁相环倍频
锁相环倍频(PLL)是一种常见的用于振荡信号放大和同步的电子电路。
它有助于把一个参考振荡器的频率转换成另一个频率，特别是在电视、广播、雷达和通信系统中，用于传输或接收信号。
它具有灵活性、简单的操作、易于维护的特点，在很多领域得到了广泛的应用。
锁相环倍频是一种基于振荡器的控制系统，主要由一个信号检测器（检测信号频率、相位等）、一个比较器（生成检测器输出信号的差异）、一个控制器（根据比较器输出信号作出反应）、一个调节器（调整振荡器的频率，以达到原有参考频率）和一个振荡器（按照控制器控制的频率工作）组成。
当一个参考信号的频率由振荡器产生时，检测器将检测它的频率和相位，并将该信号输出给比较器。
随后，比较器将检测器的输出与参考信号比较，并将不同之处输出给控制器。
最后，控制器将根据差异来控制调节器以调节振荡器的频率，直到检测器输出和参考信号完全一致为止。
由于锁相环倍频能够快速有效地将参考信号的频率转换成另一个频率，因此在很多领域得到了广泛的应用，包括电视、广播、雷达和无线通信系统等。
它可以帮助系统提高信号的质量，使接收到的信号易于识别。
此外，它还可以提高系统避免出现谐振现象，从而提高系统的稳定性。
锁相环倍频
锁相环倍频锁相环倍频是一种常用的频率合成技术，可以将输入的信号倍频到更高的频率。
它在现代通信、雷达、微波、光纤通信等领域中得到广泛应用。
本文将对锁相环倍频的原理、应用和实现进行详细阐述。
一、锁相环倍频的原理锁相环倍频是利用锁相环的稳定性和反馈控制能力来实现的。
锁相环由一个相频比较器、一个电压控制振荡器（VCO）、一个相位误差检测器、滤波电路和一个反馈回路组成。
1.相频比较器：将输入信号和VCO的输出信号进行比较，得到相位误差信号。
2.VCO：根据相频比较器输出的相位误差信号，调整自身的频率。
3.相位误差检测器：检测VCO输出信号的相位与输入信号的相位之间的差异。
4.滤波电路：将相位误差信号进行滤波处理，得到控制VCO频率的电压信号。
5.反馈回路：将滤波电路输出的电压信号反馈给VCO，控制VCO的频率与输入信号的频率保持一致。
锁相环倍频的工作原理是通过调整VCO频率，使得反馈回路能够将输入信号与VCO输出信号的相位保持恒定，从而实现对输入信号的倍频。
二、锁相环倍频的应用锁相环倍频广泛应用于各种需要高稳定性和高精度的频率合成系统中。
下面介绍几个典型的应用场景。
1.通信领域：在无线通信中，锁相环倍频可以将基带信号倍频到射频频率，用于信号的调制和解调。
它可以使得信号频率更高，提高通信信号的传输距离和抗干扰能力。
2.雷达系统：在雷达系统中，锁相环倍频可以将低频信号倍频到微波频率，用于雷达的脉冲压缩和信号处理。
它可以提高雷达系统的分辨率和目标检测能力。
3.光纤通信：在光纤通信系统中，锁相环倍频可以将低频光信号倍频到高频光信号，用于光时钟的生成和光信号的调制。
它可以实现光信号的稳定传输和高速通信。
三、锁相环倍频的实现锁相环倍频的实现需要选择合适的锁相环参数和设计合理的电路结构。
下面介绍几种常用的锁相环倍频实现方案。
1.模拟锁相环倍频：模拟锁相环倍频使用模拟电路实现，具有延迟小、稳定性好等特点。
它适用于频率较低的应用场景，如音频信号的倍频。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验11 锁相环倍频器
121180166 琛
一、实验目的
1学习数字锁相环集成电路，锁相环倍频器的基础知识。
2根据数字锁相环74HC/HCT4046的数据手册，分析、设计数字锁相环倍频器，学习根据集成电路数据手册分析、设计电路的的一般方法。
二、实验器材
双踪示波器、方波信号发生器、数字万用表、CD4046、74LS47。
三、实验预习、研究、思考题
1 锁相环锁定与失锁的标志是什么？如何用示波器来判断？
答：锁定的标志是输出信号和输入信号频率相同，仅有相位的不同。
用示波器判断，可以调节输入电压，若输出信号与输入信号相位差不变化，频率一致，即两信号相对稳定，则完成锁相。
2 锁相环的锁定围主要由哪些因素决定？
答：由CD4046技术手册可知，期锁定围由R1、R2、C1三个主要参数决定。
具体值要看这三个参数的关系图。
其中，C1、R1决定中心频率，R2、C1决定最低频率，R1、R2决定最高频率和最低频率比值。
3 CD4046有两个相位比较器，有何区别？74HC4046有3个相位比较器，有何区别？
答：对于CD4046，两个相位比较器分别为异或相位比较器（NOR ）即PC1，其相位锁定围为0——180°；相位——频率比较器（PFD ），即PC2，其相位锁定围为-360°——360°。
其中PC1比较容易锁定，但是要求输入信号50%占空比，或者是波形较好小信号。
若条件达到尽可能用PC1，否则使用PC2已达到稳定的锁相。
一般多用PC2，比较容易满足条件。
对于74HC4046，除去CD4046已有的两个触发器外，还有第三个触发器 JK 触发相位比较器（JK ），即PC3，其相位锁定围是0——360°。
选择方式与CD4046类似。
4 试推导有一个零点的二阶系统的单位阶跃响应的时域表达式和超调量的表达式。
答：对于有一个零点的二阶系统，其H(s)=
b
as s b as 2+++,其中a=2ζω，b=ω2，这是一个冲激响应。
其对应阶跃响应为G （s ）=b as s b as 2+++*s 1。
对其进行拉普拉斯逆变换可知,由于表达式过于复杂，故使用matlab 进行拉普拉斯逆变换可得，g （t ）=1 - (cosh(t*(a^2/4 - b)^(1/2)) - (a*sinh(t*(a^2/4 - b)^(1/2)))/(2*(a^2/4 - b)^(1/2)))/exp((a*t)/2)
其超调量表达式为σ=）（）
（）（∞∞y y -t y p 。
同样，使用matlab ，，Tp=
log((2*b)/(2*b + a*(a^2 - 4*b)^(1/2) - a^2))/(a^2/4 - b)^(1/2)（另一解为负数不符合实际舍去）
再代入即可求解σ=）（）（）（∞∞y y -t y p =）（（）p p t y 11
-t y =-1。
但由于
matlab 功能有限，带入无法求出精确数值解。
其中，我们根据拉普拉斯变换性质，可知1sG(s) 0s limit y =→=∞）（。
5电容C2应如何选取？C2的不同取值，对实际电路的动态特性有何影响？
答：C2是低通滤波电路中的接地电阻。
应该先由对系统的动态特性，即快速性和准确性，确定时间常数τ1、τ2，再求R3、R4、C2的参数。
对于此低通滤波器，K f （s ）=Vd Vc =1s 211s *2+++）τ（τ
τ，其中τ1=R3C2， τ2=R4C2。
系统固有频率 ω
n =）（21N KpKo ττ+，)2(221/2KpKo 1*21
n KpKo
N N n +=++=τωτττωζ，前者为系统固有频率，后者为阻尼系数。
快速性与准确性不可兼得，再由τ1＋τ2＝2n N KpKo
ω，
τ2＝N
/KpKo 1-212n ）（ττξω+根据对于系统的需求选取参数，确定C2。
同时，为了使得系统有适当的阻抗，可以让Ｃ２≈８０μＦ。
若其他条件一定，Ｃ２上升，则ωｎ下降，快速性增大，准确度下降。
若Ｃ２下降，则ωｎ上升，上升。
ξ则此时过渡时
下降，可知σ
间增大，快速性下降，准确性升高。
四、实验容与数据分析
1 压控振荡器特性的测量。
提供VCO输入端0——5V可变输入电压，测量不同电压下VCO输出端的输出频率。
绘制f——Ｖ曲线特性图。
在本实验中，要求锁定频率为10——500KHz。
经过试验，选取R1=10KΩ，R2=2MΩ，C1=80pF,约为10——500KHz。
电路图：
其中4为输出端，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，16接Vcc。
数据图：（Y轴单位：10^5Hz X轴单位：0.5V）
分析：对于本实验来说的压控振荡器，f与v在1。
5V——4.5V之间线性拟合较好，在v<1.5V和v>4.5V时虽然线性拟合度不高，但仍然是f随着v上升而上升，仍可认为处于锁相状态。
其中频率下限误差在9%，上线误差在0.6%，上限拟合较好，而下限较差。
如果将C改为88μF左右时，也许下限会拟合较好。
2 基本锁相环锁定与跟踪的观察。
将锁相环接成基本的闭环频率反馈系统。
将函数发生器PULSE输出的方波加到锁相环的输入端，当方波信号频率f等于VCO中心频率时，锁相环处于锁定状态，此时通过双踪示波器可以看到，输入信号vi与VCO的输出信号频率相等，二者仅存在固定的相位差。
当缓缓改变输入信号频率时，VCO的输出频率也跟着改变，锁相环处于跟踪状态；当输入信号频率超过一定围时，VCO波形稳定变为不稳定，锁相环进入失锁状态。
电路图：
其中3、4直接相连，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，9、13分别通过R3、C2、R4进行滤波。
原理图
波形图：
锁定围：10——500KHz
取f=250kHz、400KHz、490KHz时的波形进行分析。
其输入波形与输出波形Δt分别为400ns、440ns和440ns，而在我选取的示波器坐标下，40ns为最小单位。
可以认为这40ns为误差。
忽略这一误差值，那么几种不同频率下Δt值一样。
事实上，这个差值为系统的传输延迟时间，一般应该保持不变。
在本实验中，理论上锁相环应该上限能达到500KHz，但是在实验中，当取f=500KHz时，示波器上无法出现稳定的锁相环图像，这说明此时已经失锁。
所以才取490KHz时候的波形进行分析。
同时，对于10KHz时候我也做了图，但是与后三组数据相比，此时示波器上
能显示出的最短时间为1μs，若认为其是此时输入输出信号相位差，则不够准确，且从数量级上与后三组一致，可认为此时Δt也是在440ns左右。
3 倍频电路
设计并实现数字锁相环，实现输入频率10——500HKHz，输出频率是输入频率的1/4.
电路图
工作原理图
其中3、4之间接分频器，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，9、13分别通过R3、C2、R4进行滤波。
其中倍频器原理图与连线图
分频器采用74LS74的两个D触发器构成的两个二分频器级联构成四分频器。
其中3为信号输入端，12为信号输出端。
锁定频率：f从2.27Hz——125.6KHz
波形图：
数据分析：
从数据可以看出，当系统处于稳定状态时，锁定围基本恰为原始锁定频率四分之一（9.1KHz——503KHz），说明系统工作稳定。