基于cd4046锁相环的数字频率合成器电路设计
通信电子线路锁相环项目设计终期报告
《通信电子线路》课程项目实施报告题目(选题号)：锁相频率合成器的设计和制作(C)二〇一六年五月十六日一、项目要求：采用集成芯片 CD4046 和可预制数分频器芯片等制作一个锁相频率合成器电路。
二、设计要求：1、输出频率范围：100KHz---300kHz2、频率间隔： 10kHz3、输出频率点数： 21个4、频率稳定度：<10-55、输出信号：方波或正弦波三、设计思想：原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f2=f3/N=f4 故 f3=Nf2 (f2为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f3。
图1原理框图（一）、标准信号源的设计方法一：采用无源晶振起振<CD4049引脚图>：<信号源发生器电路图>：采用CMOS CD4049:六反相缓冲器转换器和1M晶振以及电容电阻组成1MHz振荡器。
工作原理：1M晶振等效为电感，与C1，C2组成电容三点式振荡电路；非门和R1实现一个NPN的三极管。
5404非门必需要一个电阻，不然它处于饱和截止区，而不是放大区，R1相当于三极管的偏置作用，让5404处于放大区域，那么5404就是一个反相器，这个就实现了NPN三极管的作用，NPN三极管在共发射极接法时也是一个反相器。
如下图所示：一个正弦振荡电路要振荡的条件，①起振系统放大倍数大于1，这个容易实现，②相位满足2nπ，与晶振振荡频率相同的很小的振荡就被放大了。
接下来主要讲解这个相位问题：5404因为是反相器，也就是说实现了180°移相，那么就需要C1，C2和Y1实现180°移相就可以，而当C1，C2，Y1形成谐振时，能够实现180移相。
锁相环4046
cD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。
编辑本段功能CD4046的引脚排列，采用16脚双列直插式，各管脚功能：1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
编辑本段图形简介图3图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。
从图中还可知，fout不一定是对称波形。
对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50%（即方波），这样才能使锁定范围为最大。
相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
锁相环的CD4046应用
一. 实验目的1．加深对锁相环基本工作原理的理解。
2．掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。
3．掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。
二、实验使用仪器1．NE564锁相和调频实验板2．200MHz泰克双踪示波器3. FLUKE万用表4. 射频信号发生器5. 低频信号源三、实验原理本实验采用的是锁相环来实现调频的功能，锁相环是由鉴相器( PD)、环路滤波器( LF)和电压控制振荡器( VCO)三个基本部件组成。
它它它是一个相位误差控制系统，它将参考信号与输出信号之间的相位进行比较，产生相位误差电工作原理压来调整输出信号的相位，以达到与参考信号同频的目的。
锁相环的构成框图鉴相器是相位比较器，用来比较输入信号与压控振荡器输出信号的相位，输出电压对应于这两个信号相位差的函数。
环路滤波器是滤除高频分量及噪声，以保证环路所要求的性能。
压控振荡器受环路滤波器输出电压的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位锁定的目的。
*判断环路是否锁定的方法在有双踪示波器的情况下，开始时环路处于失锁状态，加大输入信号频率，用双踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由不同步变成同步，且时，表示环路已经进入锁定状态。
锁相调频电路在普通的直接调频电路中，振荡器的中心频率稳定度较差，而采用晶体振荡器的调频电路，其调频范围又太窄。
采用锁相环的调频器可以解决这个矛盾。
锁相调频原理框图如下图所示锁相调频原理图 正如上面锁相调频原理图所示，实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外。
使压控振荡器的中心频率锁定在稳定度很高的晶振频率上，而随着输入调制信号的变化，振荡频率可以发生很大偏移。
这种锁相环路称载波跟踪型PLL ，本实验中使用的锁相环是NE564。
NE564内部压控振荡器的最高工作频率是50MHz ，从图10-5的逻辑框图中可以看到，NE564的内部包含一个限幅放大器，对外部的输入信号进行限幅放大，抑制寄生调幅，内部还包含压控振荡器和相位比较器。
基于CD4046锁相环200KHZ的高频感应加热电源频率跟踪的研究
这 将使 逆 变 器偏 离 最佳 工 作 点 ，因 而不 仅 为６ ０． ，属 微功 耗器 件 。 ０１ ｔ Ｗ
二 、Ｃ ４ ４ 锁相 环控 制 的实现 Ｄ ０６
示。从图中可 以 出，逆变电路可 以 看 工作
图２ （ ） 是 串 联 谐 振 式 感 应 加 热 电 在他 激 和 自激 两种 状 态 。 当逆变 电路工 作 ａ
器件 的零 电流 或 零 电压 开 关 ，需 要逆 变 器 容 Ｃ 和负 载等 效 电阻 组成 。 始 终 工 作在 功率 因数 接 近 或 等 于 １ 的准 谐
时 ， 电路 的输 出 电流 信号 经过 电流 互感 器
在逆 变 器 的控 制 中，使 逆变 器 的 开关 采 样 ， 霞 波形 变 换把 正 弦波 变 成 方波 ， 过
作 点 高 于 负 载谐 振 点较 远 时 ，在 一 定 Ｑ 值 源 逆 变 器 的基本 原 理 图 。它 包括 直 流 电压 在他 激状 态 时 ，控 制 信号 从他 激 信 号发 生
下 ，还 会 使 负载 阻 抗增 大 ，逆 变 器 的功 率 源 ，开 关 Ｔ ～ Ｔ 和 Ｒ Ｃ ｌ ４ Ｌ ￥联 谐 振 负载 。 图 器发 出， 电路 工作 频 率 固定 ， 由他 激信 号 容量 不 能 充分 利 用 。为 了实现 逆变 器 开 关 ４ ８ （ ） 是 串联 谐 振 负 载 ， 由 电感上、 电 发生 器控 制 。 当逆 变 电路 工作 在 自激 状 态 － ｂ
串行通信中使用CD4046实现数据的频率调制和解调 (1)
串行通信中使用CD4046实现数据的频率调制和解调黄海容 黄继武 代少伟 余 进 汪 涛(武汉大学电信学院,武汉,430072)摘 要 介绍用CD4046锁相环实现串行数据通信中信号频率调制和解调的电路原理,以及使用施密特触发器对解调波形进行整形、复原数字信号的电路和原理。
该电路可用于不同计算机间的通信或对信号进行检测。
关键词 串行通信 锁相环 调频 解调 施密特触发器1. 引 言串行数据通信主要用于数据的远距离传送。
当以基带方式进行数字信号传输时,由于方波脉冲含有较丰富的高频分量,普通的通信电缆的频率特性相对较差,所以传送的波形会发生畸变,引起误码。
在这种传输方式下,按RS-232接口的通信方式所能传输的最大距离约为30米,通信速率低于20kbps。
如果将被传送的数字信号进行调制和解调,就可实现远距离通信。
这种调制是在发送端将数字信号按某种方式调制成模拟正弦波信号,而解调是在接收端将模拟正弦波信号还原为数字信号。
本文具体介绍用CD4046实现的数据调频和解调。
2. 信号的调频原理和调频电路信号调频方式的实现电路图如图1所示。
串行口发送端TXD发送的数字信号经R3接到运算放大器LM324的“-”输入端,而LM324的“+”输入端接参考电压。
参考电压值由R1和R2的比值调节,本电路为2.5V。
放大器的放大量由R4和R3的比值决定,本电路为1/5。
当发送端发送的数字信号为0V和5V 时,LM324的输出端A点的电位对应为3V 和2V。
A点电压信号直接送到锁相环CD4046中压控振荡器(VCO)的输入端。
放大器的作用是调节压控振荡器的输入信号电压,从而改变压控振荡器的输出频率。
4046图1 信号调制电路图图2 波形:(a)发送信号波形; (b)A点信号波形;(c)B点信号波形的5脚禁门接低电平,使压控振荡器正常工作。
输出端B 点输出信号瞬时频率X B (t )如下式[1]:X B (t )=X 0+$X(1)式中:X 0是压控振荡器工作在2.5V 时的信号输出频率,由C 1和R 5综合决定。
基于CD4046锁相环的电压隔离采样电路设计
便后级电路进行控制。
关键词：锁相环；压控振荡器；电压采样
中图分类号：TN432
文献标识码：A
文章编号：1674-7976-(2019)03-228-04
Design of Voltage Isolation Sampling Circuit Based on CD4046 Phase Locked Loop
convenient rear level circuit for control. Key words: Phase-Locked Loop; Voltage-Controlled Oscillator; Voltage Sampling
0 引言
随着电子技术的不断发展，闭环控制系统由于 具有优良的自动控制特性被大量的应用在精密系 统中，这就要求电路能够准确的采样当前输出的各 种信号，通过反馈进行闭环控制。电子电路中常用 的反馈信号为电压信号，采样的方式大多为电阻分 压采样。但由于前级电路应用的场合不同，采样出 来的电压地电位与反馈系统的地电位不同，使得采 样信号不能直接作用于反馈系统中。本文利用锁相 环 CD4046 芯片良好的 V–F 特性及频率跟踪技术来 实现电压的隔离采样。
2 各模块设计
2.1 电阻分压采样电路
串联电阻分压电路可以将电压降低并进行取 样，合理的选择阻值能够保证采样的精度。本文中 采样电路原理图见图 2。
+9kV 输入
+9kV 输出
5MΩ
5MΩ
5MΩ 取样＋
20kΩ 取样－
(-12kV 地电位)
图 2 电阻分压采样电路
选用 3 个 5MΩ 电阻和 1 个 20KΩ 电阻串联分 压，其分压比约为 1：1000。采用差模传输结构， 保证采样电压的稳定性。
锁相频率合成器的设计
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
CD4046[1]
![CD4046[1]](https://img.taocdn.com/s3/m/ca55a38a680203d8ce2f24b0.png)
CD4046CD4046引脚图锁相环芯片CD4046原理及特性过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。
从图中还可知，fout不一定是对称波形。
对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。
相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。
如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。
在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于cd4046锁相环的数字频率合成器电路设计
1. 介绍
在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以
将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字
通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的
数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理
CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和
振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成
另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原
理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节
振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤
(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增
益，以实现更精准的频率合成效果。
4. 性能分析
CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点
在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
通过本文的阅读，相信读者对基于CD4046锁相环的数字频率合成器电路设计有了更深入的理解，能够更加灵活地应用于实际工程中。
数字频率合成器在现代通信系统、信号处理系统和各种电子设备中起着至关重要的作用。
它可以将一个基础频率信号合成出多个频率信号，
广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将进一步
讨论基于cd4046锁相环的数字频率合成器电路设计，并深入探讨该
电路设计的具体实现以及实际应用。
基于CD4046锁相环的数字频率合成器设计要点
1. 使用锁相环集成电路CD4046
CD4046锁相环集成电路是基于锁相环原理实现信号频率合成的重要
元件，它包含相位比较器、环路滤波器和振荡器等关键部件，能够实
现输入信号频率与输出信号频率之间的精确合成。
在设计数字频率合
成器时，选择CD4046芯片能够为电路设计提供稳定的基础。
2. 确定合成频率范围和分频倍数
在设计数字频率合成器时，需要根据实际需求确定所需合成频率范围，并选择合适的分频倍数和振荡器参数。
通过分析系统的频率要求和性
能指标，确定合成频率范围和分频倍数是电路设计的重要一步。
3. 选择振荡器电路并进行仿真调试
根据实际需求选择合适的振荡器电路和频率合成器芯片，并使用电路
仿真软件对设计电路进行仿真和调试。
通过仿真和调试，可以验证电
路的工作稳定性和合成频率的准确性，从而为实际应用做好准备。
4. 调节环路参数以实现更精准的频率合成效果
根据实际需求，需要调节环路参数如环路带宽和环路增益，以实现更
加精准的频率合成效果。
通过对环路参数的调节和优化，能够提高数
字频率合成器的稳定性和合成精度。
CD4046锁相环的性能分析与应用推荐
CD4046锁相环具有较高的抗干扰能力和频率稳定性，并且具有快速
锁定输入信号频率的特点。
在具体应用中，可以在无线通信系统、雷
达系统、信号处理系统等领域中广泛应用。
在要求高合成精度和稳定
性的系统中，CD4046锁相环也能够提供可靠的频率合成解决方案。
个人观点与展望
在设计数字频率合成器时，CD4046锁相环作为一种可靠的集成电路
芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重
要选择之一。
在未来的发展中，随着通信系统和信号处理系统对频率
合成性能要求的提高，将会有更多的新型数字频率合成器设计方案和
应用场景出现。
我们需要不断学习和探索新的电路设计理念，以满足
不断变化的市场需求。
结语
本文深入探讨了基于CD4046锁相环的数字频率合成器电路设计，并
对其在实际应用中的重要性和性能特点进行了分析。
通过对数字频率
合成器设计的全面评估和探讨，相信读者对该领域有了更深入的理解，并能够更加灵活地应用于实际工程中。
我们期待未来在数字频率合成
器领域的更多创新与发展。