基于FPGA的高速USB2.0数据采集系统主控电路设计

合集下载

基于FPGA的USB2_0控制器设计

&>?’8(B 1* &>?’08(B 1* &>?’)38CC 1* &>?’0D%3 1* &>?’6*% 1* &>?’%** 1* &>?’)6C/3 1* &>?’6/0E ；如果出错则不进行 3:;<= 的解码，而等待下一个 3:;<= 的到来。如果是 7838 分组，则紧接着 6/7 的是最大载荷为 #"!5 字节的数据和 #- 位 (*(#- 校验码。对数据的处理
先写入端点寄存器，然后通过 7F8 操作写入 ))*8F 。下面详细介绍端点寄存器和 7F8 操作。
清除该位。该位初始化时为 “ 。 %&’H2I+J"$#,. 指定缓 "” 冲器能容纳的字节数。 %&’H2I +#-$". 是缓冲器的指针，装载存储器 )*8F 中数据的地址。控制端点（比较特殊，由于它既要接收也要 %=?&:>=G" ）发送数据，因此对于控制端点， HPSS<L" 用于 123 缓冲器，从 )%326 和 123 分组来的数据， HPSS<L# 则是 /0 缓冲器。写入 HPSS<L" ， /0 分组的数据则是从 HPSS<L# 中获取。 +(- ./0 操作 7F8 操作允许控制器与功能接口之间数据的透明传输。一旦设置了 7F8 操作，则不需要微控制器的干预。每个端点有一对 7F8’*%U 和 7F8’8(B 信号。当 ()* 寄存器中 7F8 使能信号位（ %&’()* +#4. ）被置位时， 2)H 控制器使用 7F8’*%U 和 7F8’8(B 这两个信号来进行 7F8 的流控制。当缓冲区有数据或为空需要填充时发送 7F8 请求信号 7F8’*%U ，每传输 5 字节，响应一个 7F8’8(B 信号。由于 2)H!N" 协议定义的事务操作以 9V>G 为单位，因此完成一次 J!V>G 的 7F8 操作需要进行 5 次写 9V>G 。内部 7F8 采用高效的 1=< WX:G 状态机设计方法，状态转换如图 , 所示。当需要将接收到的数据存储到 )*8F （时进入 [8/3’F*7 状态，在该状态选中 LY’?ZK’<= A# ）一个临时数据寄存器，并向存储器发送请求信号 ZL<\ ，从存储器中预取 5 字节（当接收到的数据少于 5 字节时，保证有 5 字节的数据写入存储器）到该寄存器中，然后进入 F%F’[* 状态。当 6C 的分组拆装器接收到 # 字节数据时，将该字节写入临时存储器，转入下一状态当分组拆装器没有数据给 7F8 仲裁器时则 F%F’[*# ；进入 F%F’[*! 状态，在此状态将临时存储器中的数据写入 )*8F ，然后回到 /7C% 状态。在操作过程中，使用计数器 K?L’]V 对传输字节数进行计数，通过 K?L’]V +#$". 的值标识当前传输的是 J!V>G 中的哪个字节。计数器 Q>^P’] 每接收 # 字节数值加 # 。在需要读取 )*8F 中的数据（时， GY’?ZK’<= A# ） 7F8 仲裁器由 /7C% 状态进入 F%F’*7# 状态，读取 5 字节数据到发送缓冲区中，然后进入状态 F%F’*7! ，再读 5 字节进入状态 F%F’*7J ，这 9 字节轮流使用 HPSS<L" 和 HPSS<L# 缓冲区：（ >S （ 013 K?L’]V+!. ） 807 ZK]; ） GX<= HPSS<L"@A)*8F’7838’/ ； <OQ>S （ K?L’]V+!. 807 ZK]; ） GX<= HPSS<L#@A)*8F’7838’/ ；

基于FPGA+USB2.0多通道数据采集系统设计

计算机的广泛应用使得数据采集系统在多个领域有着十分重要的应用。传统的数据采集系统，通常采用单片机或ＤＰ作为主控制器，制ＡＤ以及Ｓ控／存储器和其他外围电路的工作。用ＤＰ作为主控Ｓ制器，现方式灵活，是由于其结构限制不能进行实但并行运算，使得对多通道ＡＤ采样增加了难度，／延长了开发周期，处理速度也大大降低了，本也相对成较高；单片机作为主控制器操作简单，本低，用成但
ｓｇｉｎ，ｈｇｔｂｌｙ，ｃｎｂｉｅｙｕｅｏｌ—ｈｎｅａａａｑｉｔｎｉｈＳｉｔａｉａｅｗｄｌｓｄｆｒｍｕｔｃａｎｌｄｔｃｕｓｉ．ｉｉｏ
Ｋｅｒｓ：ＦｙｗｏｄＰＧＡ；ＵＳＢ；ＦＲ；ＤａａａｑｉｉｉｎＩｔｃｕｓｔｏ
较前者有很大提高，Ｅ１９ＩＥ３４还支持异步、Ｅ等时传输、点对点连接、插拔、缆提供等，与ＵＢ比热线但Ｓ较，ＳＵＢ具有支持热插拔、带方便、携标准统一、以可连接多个设备等优点。笔者利用ＦＧ和ＵＢ设ＰＡＳ
Ａｂｓｒｃ：Ｉｈｒｄｔｎｌｄｔｃｕｓｔｎｓｓｅｄｅｉｎ，ｐｉｒｏｔｏｌｒｉｒｏｕｄｔｎｈｔａｔｎｔｅｔａｉｉａａａａｑｉｉｉｙｔｍｓｇｏｏｒｍａｙｃｎｒｌｓｈａｄｔｐａｅａｄｔｅｅｔａｓｓｉｎｓｅｄｏａｓｓｉｎｃｉｓｌｗ．Ｔｓｐｐｒｈｓｄｓｇｅｌｉｃａｅａｃｕｓｔｎｒｎｍｉｓｏｐｅｆｔｎｍｉｓｏｈｐｉｏｒｈｉｅｅａｅｉｎｄａｍｕｔ— ｈｎｎｌｄｔａｑｉｉｏａｉｓｓｅｂｓｄｏＰＧＡｎｙｔｍａｅｎＦａｄＵＳＢ０．Ｔｅｓｓｅａｈｅｅｃｕｒｎ一ｒｕｅｄｔｃｕｓｔｏｔｅ２．ｈｙｔｍｃｉｖｓａｑｉｉｇ４ｏｔａａａｑｉｉｎｗｉｔｉｈｈｍａｉｌｆｅｕｎｙｏ５ｘｍａｑｅｃｆ１０ＫＨｚａｄｔｅｐｅｉｉｎｏ２ｂｔ．ｅｓｓｅｈｓｄｓｉｅｌｉｃａｎｅＩｒｎｈｒｃｓｏｆ１ｉｓＴｙｔｍａｅｇｎｄｍｕｔ— ｈｎｌＦＲｈｉｔ．Ｔｉｐｒａｈｃｎａｈｅｅｒａ—ｉｔｎｌｍｉａｅｔｅｉｔｒｅｅｃ．Ｔｈｙｔｍｓｍｏｕａｅｆｌｒｈｓａｐｏｃａｃｉｖｅｌｔｍｅｆｌｒａｄｅｉｎｔｈｎｅｆｒｎｅｅｉｅｅｓｓｅｉｄｌｒｄ —

基于FPGA的USB 2.0控制器的设计

ｉｔｒｃｏｎｃｓｔｅＰｎｏｅｓｄｎｏｒｓｏｄｎｅｔＢｄｖｃ，ｎｔｅｏｈｒｉｅｉｃｎｅｔｔｎｅｆｅｉｃｎｅｔｔＨＹｏｎｉｅａｄｃｒｅｐｎｅｃｓｈａＵＳｅｉｅｏｔｅｄ，ｔｏｎｃａｔｏｈｗｉｈｓｓｏ
关键词：Ｓ；ＰＡ传输宏接口；口控制器ＵＢＦＧ；接中图分类号：Ｐ３．文献标志码：Ｔ３４７Ｂ
ＤｅｉｎｆｓｇｏＵＳ２０ＣｏｔｏｌｒＢａｅｎＦＢ．ｎｒｌｓｄｏＰＧＡｅ
ＺＨＡＮＧＪａ，ｉｎＨＵＡＮＧＨｕ
１引言
ＵＢ（ｎｖｒａＳｒｌｕ，ＳＵｉｅｓｌｅａＢｓ通用串行总线）ｉ是英
ＰＣ机主板上的标准配置，ＳＵＢ作为一种新型的接口
以其较快的传输速率和方便的连接等优势受到用户
的青睐圈。
特尔、康柏、Ｍ、ｉｏｆＩＭｃｓｔＢｒｏ等多家公司联合提出的
ａＭｉｒｏｔｏｌｒｗｉｈｅｆｎｃｉｎｉｔｒａｅｃｏｃｎｒｌｔｔｕｔｏｎｅｆｃ．ＵＳ２．ｏｔｏｌｒｃｎｉｔｆＰＬ，ＵＴＭＩｉｔｒａｅｆｃｏｎｅａｅｅｈＢ０ｃｎｒｌｅｏｓｓｓｏｎｅｆｅ，ｕｎｔｎｉｔｒｃ，ｉｆ
ｃｎｒｌｅｅｓｔｅｒｑｕｒｍｅｆｄｔａｓｓｉｎｆｒｇｎｒｌｄｖｃｓｏｔｏｌｒｍｅｔｈｅｉｅｎｔａａｔｎｍｉｓｏｅｅａｅｉｅ．ｏｒｏＫｅｒｓＵＳＦＰＧＡ；Ｙｗｏｄ：Ｂ；ＵＴＭＩＩｔｒａｅｃｎｒｌｅ；ｎｅｆｃｏｔｏｌｒ

基于FPGA的USB数据采集系统设计

基于FPGA的USB数据采集系统设计彭家伟【期刊名称】《信息通信》【年(卷),期】2014(000)005【摘要】This paper introduces a design of data acquisition system,the system use FPGA as the core of the logic control, and use USB interface transmit data with PC, can achieve data transmission of upper machine and lower machine.The article descri-bes the main components of the system,and the FPGA implementation method of modular design. The paper mainly introduces the USB communication development and the core modules of timing simulation waveform is given. The experimental simula-tion prove that can collect data through the USB interface.%介绍了一种数据采集系统的设计，该系统以FPGA作为逻辑控制的核心，以USB2.0作为与上位机数据传输的接口，能实现上位机和下位机的数据传输。

文章描述了系统的主要组成和FPGA模块化设计的实现方法，主要介绍了USB通信开发并给出了其核心模块的时序仿真波形图。

实验证明能通过该USB接口采集数据信息。

【总页数】3页(P75-77)【作者】彭家伟【作者单位】西南科技大学信息工程学院，四川绵阳621010【正文语种】中文【中图分类】TP274.2【相关文献】1.基于FPGA和USB接口的内燃机数据采集系统设计 [J], 汤东;张明2.基于 FPGA 与 USB2．0的工业 CT 数据采集系统设计 [J], 王东;李公平;潘小东;方登富3.基于FPGA与USB2.0的数据采集和传输系统设计 [J], 邓睿4.基于FPGA+DSP的USB高速数据采集系统设计与实现 [J], 李冬冬;吴玉斌;郝永平;王磊5.基于FPGA数据采集的USBKey安全评估系统设计与实现 [J], 董攀;白长虹因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA和USB的高速数据实时采集系统的设计和实现

0 引言现代工业自动化的发展日新月异，各个领域对数据采集的质量和速度要求都在不断提高。

传统的数据采集设备多采用固定数据接口如USB、串口、网口、SPI 等，本系统中由于项目特殊需求，需要对高速IO 数据进行实时采集传输，所以不能采用传统的仅以DSP 或ARM 作为控制核心的系统设计[1]。

由于FPGA 具有时钟频率高、内部延时小、开发周期短、运算速度快、编程配置灵活、集成度高、功耗低、内部资源丰富等优点，所以本系统中加入了FPGA 芯片控制。

所以，本文设计了一种 FPGA+STM32+USB3300+上位机架构的高速IO 实时数据采集系统，当前硬件配置最高支持IO 的传输速率为30Mb/s，理论上该系统的速度仅受限于SPI实时分析处理。

1 系统原理及组成1.1 系统框架本系统总体架构如图1所示，主要包含FPGA 硬件缓冲及转换协议模块、STM32数据采集及传输模块、USB3300数据上传模块，上位机实时接收及存储模块。

1.2 系统工作原理系统上电后，用户打开上位机采集界面，启动采集，STM32收到命令以后，开始通过SPI 读取FPGA 数据；收到的数据满一包之后，STM32传输数据到USB3300芯片，该芯片通过USB 驱动上传数据给上位机，上位机监测到数据即读取芯片控制电路，STM32F407核心控制电路和USB3300传输通信电路。

FPGA 控制电路比较简单，因为其编程配置灵活，其大部分IO 口可以根据需要配置，在本系统中该芯片主要作用是IO 数据缓UARTetc. Therefore, the system is compatible with multi interface protocol, fast transmission speed, simple structure, real-time and high reliability. After many tests, it is proved that the system can be applied to high-speed data transmission and acquisition, and can meet the requirements of real-time data transmission.Keywords: FPGA ；STM32；USSB3300；USB ；multi interface protocol ；high-speed ；real-time2.2 STM32和USB3300原理图本系统中STM32及USB3300的电路设计都是采用的数据手册推荐设计，如下图3所示。

基于FPGA+USB2.0的数据采集和数据下传系统

工作模式，并设置为AUTOOUT模式，这样，固件程序就能完
成主机和设备的双向数据传输。
在自动输入输出模式下，对于IN端点，允许
外部逻辑将数据连续传送到FIFO中，不需要外部
逻辑或FX2固件程序来打包数据或发送信号到主机来确认；对于OUT端点，允许主机连续填充FIFO，
而不需要外部逻辑或FX2固件与每一个引入的包进
参数和函数，大大提高了开发的效率。固件框架主要包括初始化、处理标准USB设备请求以及USB挂起时的电源管理等。
上电复位
固件框架流程
固件框架完成一个简单的任务循环。首先框
架初始化内部的状态变量，然后调用用户初始化函数。该函数返回后，框架初始化USB接口到未配
初始化状态变量
调用TD_Init（），使能中断
//config the endpoint6 EP6FIFOCFG = 0x0D; //EP6 AUTOIN =1 ZEROLEN=1 WORDIDE=1 SYNCDELAY; // 配置EP6自动方式 16位模式 //FX2根据包的长度值自动打包并分派IN包，该长度在EP6AUTOINLEN寄存器中 INPKTEND = 0x06; SYNCDELAY; INPKTEND = 0x06; SYNCDELAY; //强制IN包结束 EP6AUTOINLENH = 0x02; SYNCDELAY; EP6AUTOINLENL = 0x00; SYNCDELAY; //set the packet size 512字节 //config the endpoint2 EP2FIFOCFG = 0X11; SYNCDELAY; //EP2 AUTOOUT=1 ZEROLEN=0 WORDIDE=1 OUTPKTEND= 0x82; SYNCDELAY; OUTPKTEND= 0x82; SYNCDELAY; //强制OUT包结束 EP2BCL = 0x80; // 通过写字节计数器来控制EP2OUT SYNCDELAY; EP2BCL = 0x80; SYNCDELAY; } void TD_Poll(void) { }

基于 FPGA+USB2.O多通道数据采集系统设计

基于 FPGA+USB2.O多通道数据采集系统设计程海狮;黄玉清【期刊名称】《西南科技大学学报》【年(卷),期】2011(026)001【摘要】针对传统数据采集系统中主控制器升级慢和传输芯片速率低等弊端,利用FPGA内嵌FIR滤波器抗干扰、现场可编程性、容易升级与更新以及USB接口通用性好、传输速率快的优点,设计了基于FPGA+USB2.0多通道数据采集系统,能够完成4路最大采样频率150 kHz、精度为12位的数据采集和传输,实现了高精度数据采集.%In the traditional data acquisition system design, primary controller is hard to update and the transmission speed of transmission chip is low. This peper has designed a multi-channel data acquisition system based on FPCA and USB2. 0. The system achieves acquiring 4 - route data acquisition with the maximal frequency of 150 KHz and the precision of 12 bits. The system has desgined multi-channel FIR filter. This approach can achieve real-time filter and eliminate the interference. The system is modular design, high stability, can be widely used for multi-channel data acquisition.【总页数】5页(P56-60)【作者】程海狮;黄玉清【作者单位】西南科技大学信息工程学院,四川绵阳621010;西南科技大学信息工程学院,四川绵阳621010【正文语种】中文【中图分类】TP391【相关文献】1.基于AD7606的树莓派多通道数据采集系统设计 [J], 刘喜梅;吕文韬2.基于FPGA的多通道数据采集系统设计 [J], 聂国政;聂维新3.基于FPGA的多通道数据采集系统设计应用 [J], 王旭东;陈涛;郑磊4.基于FPGA的多通道数据采集系统设计应用 [J], 王旭东;陈涛;郑磊5.基于SPI的多通道数据采集系统设计 [J], 孙统义;程榜;陶华敏;肖山竹;沈杏林因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

并转换、ＡＤ接口数据ＦＩＦＯ缓存、ＳＤＲＡＭ数据存储读取及系统显示等功能．并在系统控制下通过ＵＳＢ２．０总线通讯接
口实现了数据和上位机之间的高速交互。本系统已完成相关设计并通过验收，并成功地应用到型号．Ｙ－程中。关键词：ＦＰＧＡ；ＵＳＢ２．０；高速；数据采集：主控设计
封治华．杜改丽
（１．中国电子科技集团公司第二十七研究所河南郑州４５００４７；２．河南职工医学院河南郑州４５１１９１）摘要：为了满足对较高速度动态信号的实时记录采集的要求，设计和实现了一 ห้องสมุดไป่ตู้基于ＦＰＧＡ和ＵＳＢ２．０接１：２的１４ｂｉｔ、６５ＭＨｚ高速数据采样系统。本系统以ＦＰＧＡ为数字信号处理核心，通过ＦＰＧＡ对采集系统的有效控制，实现数据的串
中图分类号：ＴＮ４５
文献标识码：Ａ
文章编号：１６７４ — ６２３６（２０１３）２０ — ００５６ — ０３
ＣｏｎｔｒｏｌｃｉｒｃｕｉｔｄｅｓｉｇｎｏｆｈｉｇｈｓｐｅｅｄＵＳＢｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＦＰＧＡ
ｉｍｐｌｅｍｅｎｔａ１４ｂｉｔ、６５ＭＨｚｈｉｇｈ — ｓｐｅｅｄｄａｔａｓａｍｐｌｉｎｇｓｙｓｔｅｍ．ｂａｓｅｄｏｎＦＰＧＡａｎｄＵＳＢ２．０ｉｎｔｅｆｒａｃｅ，ＴｈｉｓｓｙｓｔｅｍｗｉｔｈＦＰＧＡ
Ｔｈｉｓｓｙｓｔｅｍｃｏｍｐｌｅｔｅｄｔｈｅｒｅｌａｔｅｄｄｅｓｉｇｎａｎｄｔｈｒｏｕｇｈｔｈｅａｅｃｅｐｔａｎｃｅ，ａｎｄｓｕｃｃｅｓｓｆｕｌｌｙａｐｐｌｉｅｄｔｏｔｈｅｍｏｄｅｌｉｎｔｈｅｐｒｏｊｅｃｔ．
第２１卷第２０期
Ｖｏ１．２１Ｎｏ．２Ｏ
电子设计工程
ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＥｎｇｉｎｅｅｒｉｎｇ
２０１３年１０月
Ｏｃｔ．２０１３
基于ＦＰＧＡ的高速ＵＳＢ２．０数据采集系统主控电路设计
ＦＥＮＧＺｈｉ — ｈｕａ．ＤＵＧａｉ — ｌｉ。
（１．２７ｔｈＩｎｓｔｉｔｕｔｅｏｆＣｈｉｎａＥｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｏｌｏｇｙＧｒｏｕｐＣｏｒｐｏｒａｔｉｏｎ，Ｈｅｎａｎ４５００４７，Ｃｈｉａｎ
２．ｓｔａｆａｎｄｚ￡ＪｏｅｍｅｄｉｃａｌｓｃｈｏｏｌｆＨｅｏＮａｎ，Ｈｅｎｎａ４５１１９１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｓａｔｉｓｆｙｔｈｅｈｉｇｈｓｐｅｅｄｄｙｎａｍｉｃｓｉｇｎａｌｒｅａｌ－ｔｉｍｅｒｅｃｏｒｄｏｆｔｈｅｃｏｌｌｅｃｔｉｏｎｏｆｒｅｑｕｉｒｅｍｅｎｔｓ，ｄｅｓｉｇｎａｎｄ
ｃｏｎｖｅ￣，ＡＤｉｎｔｅｆｒａｃｅｄａｔａＦＩＦＯｂｕｆｆｅｒ，ＳＤＲＡＭｒｅａｄｄａｔａｓｔｏｒａｇｅａｎｄｄｉｓｐｌａｙ，ａｎｄｏｔｈｅｒｆｕｎｃｔｉｏｎｓ，ａｎｄｉｎｔｈｅｓｙｓｔｅｍｕｎｄｅｒ
ｃｏｎｔｒｏｌｔｈｒｏｕｇｈＵＳＢ２．０ｂｕｓｃｏｍｍｕｎｉｃａｔｉｏｎｉｎｔｅｆａｒｃｅｔｏｒｅａｌｉｚｅｔｈｅｄａｔａｉｎｔｅｒａｃｔｉｏｎｂｅｔｗｅｅｎｕｐｐｅｒｍａｃｈｉｎｅａｎｄｈｉｇｈｓｐｅｅｄ．
ａｓｃｏｒｅｄｉｇｉｔａｌｓｉｇｎｌａｐｒｏｃｅｓｓｉｎｇ，ｔｈｒｏｕｇｈｔｈｅｅｆｆｅｃｔｉｖｅｃｏｎｔｒｏｌｏｆＦＰＧＡｏｆａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ，ｒｅｌｉａｚｅｓｔｈｅｄａｔａｓｔｒｉｎｇａｎｄ