第9章-集成电路设计与制造讲义
第九章表面钝化
§9.1 概述
一、钝化膜及介质膜的重要性和作用
1、改善半导体器件和集成电路参数
2、增强器件的稳定性和可靠性
二次钝化可强化器件的密封性，屏蔽外界杂质、离子电荷、水汽等对器件的有害影响。
3、提高器件的封装成品率
钝化层为划片、装架、键合等后道工艺处理提供表面的机械保护。
4、其它作用
钝化膜及介质膜还可兼作表面及多层布线的绝缘层。
二、对钝化膜及介质膜性质的一般要求
1、电气性能要求
（1）好的绝缘性能。介电强度应大于5MV/cm；
（2）小的介电常数。除了作MOS电容等电容介质外，介电常数愈小，容性负载则愈小。
（3）能渗透氢。器件制作过程中，硅表面易产生界面态，经H
退火处理可消除。
2
（4）离子可控。在做栅介质时，希望能对正电荷或负电荷进行有效控制，以便
（5）良好的抗辐射。防止或尽量减小辐射后氧化物电荷或表面能态的产生，提高器件的稳定性和抗干扰能力。
2、材料-物理要求
（1）低的内应力。高的张应力会使薄膜产生裂纹，高的压应力使硅衬底翘曲变形。
（2）高度的结构完整性。针孔缺陷或小丘生长会有造成漏电、短路、断路、给光刻造成困难等技术问题。
（3）良好的粘附性。对Si、金属等均有良好的粘附性。
3、工艺-化学性质
（1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能，适于批量生产。
（2）便于图形制作。能与光刻，特别是细线光刻相容；应有良好的腐蚀特性，包括能进行各向异性腐蚀，与衬底有良好的选择性。
（3）可靠性好。包括可控的化学组分，高的纯度，良好的抗湿性，不对金属产生腐蚀等。
三、钝化膜及介质膜的种类
钝化膜及介质膜可分为无机玻璃及有机高分子两大类，如表9.1。
§9.2 Si-SiO2系统
一、SiO2膜在半导体器件中的主要用途
膜用作选择扩散掩膜
1、SiO
2
对磷、硼、砷等杂质较强的掩蔽能力，在硅上的二氧化硅层上刻蚀出选利用SiO
2
择扩散区窗口，则在窗口区可以向硅中扩散杂质，形成PN结。
膜用作器件表面保护层和钝化层
2、SiO
2
（1）热生长SiO
电阻率在1015Ω.cm以上，介电强度不低于5?106 V/cm,具有良好的
2
绝缘性能，作表面一次钝化；
（2）芯片金属布线完成后，用CVD-SiO 2作器件的二次钝化，其工艺温度不能超过布线金属与硅的合金温度。
3、作器件中的绝缘介质（隔离、绝缘栅、多
层布线绝缘、电容介质等） 4、离子注入中用作掩蔽层及缓冲介质层 二、Si-SiO2系统中的电荷 1、可动离子电荷Q m
常规生长的热氧化SiO 2中一般存在着
1012
~1014cm -2的可动正离子，由碱金属离子及氢
离子所引起，其中以Na +的影响最大。Na +来源
丰富且SiO 2几乎不防Na +，Na +在SiO 2的扩散系数和迁移率都很大。在氧化膜生长过程中，Na +倾向于在SiO 2表面附近积累，在一定温度和偏压下，可在SiO 2层中移动，对器件的稳定性影响较大。
（1） 来源：任何工艺中（氧化的石英炉管、蒸发电极等）或材料、试剂和气氛均可引入可动离子的沾污。
（2） 影响：可动离子使硅表面趋于N 型，导致MOS 器件的阈值电压不稳定；导致NPN 晶体管漏电流增大，电流放大系数减小。 （3）
控制可动电荷的方法
1） 采用高洁净的工艺：采用高纯去离子水，MOS 级试剂，超纯气体，高纯石英系统和器皿，钽丝蒸发和自动化操作等。 2） 磷处理，形成PSG-SiO 2以吸除、钝化SiO 2中的Na +。 3）
采用掺氯氧化，以减小Na +沾污，并起钝化Na +的作用；
2、Si-SiO 2界面陷阱电荷Q it （界面态）
指存在于Si-SiO 2界面，能带处于硅禁带中，可以与价带或导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界面态可作为复合中心或产生中心，靠近价带或导带的可作为陷阱。界面陷阱电荷可以带正电或负电，也可以呈中性。
图9.1 Si-SiO2系统中的电荷
（1）
来源：由氧化过程中的Si/SiO 2界面处的结构缺陷（如图9.2中的悬挂键、三价键）、界面附近氧化层中荷电离子的库仑势、Si/SiO 2界面附近半导体中的杂质（如Cu 、Fe 等）。 （2）
影响：界面陷阱电荷影响MOS 器件的阈值电压、减小MOS 器件沟道的载流子迁移率，影响MOS 器件的跨导；增大双极晶体管的结躁声和漏电，影响其击穿特性。
（3）
控制界面陷阱电荷的方法
1） 界面陷阱密度与晶向有关：(111)>(110)>(100)，因此MOS 集成电路多采用(100)硅（有较高的载流子表面迁移率）；一般双极电路多选用(111)硅。 2）
低温、惰性气体退火：纯H 2或N 2-H 2气体在400~500℃退火处理，可使界面陷阱电荷降低2~3数量级。原因是氢在退火中与悬挂键结合，从而减少界面态。
3）
采用含氯氧化，界面陷阱电荷密度可有效控制在 1010/cm 2数量级。
3、氧化物固定正电荷Q f
固定电荷存在于SiO 2中，是离Si-SiO 2界面约20?范围内的正电荷。 （1） 来源：由氧化过程中过剩硅（或氧空位）引起，其密度与氧化温度、氧化气氛、冷却条件和退火处理有关。
（2）
影响：因Q f 是正电荷，将使P 沟道MOS 器件的阈值增加，N 沟道MOS 器件的阈值降低；减小沟道载流子迁移率，影响MOS 器件的跨导；增大双极晶体管的结躁声和漏电，影响其击穿特性 （3）
控制氧化物固定正电荷的方法
1）
氧化物固定正电荷与晶向有关：(111)>(110)>(100)，因此MOS 集成电路多采用(100)硅（有较高的载流子表面迁移率）；一般双极电路多选用(111)硅。
2） 氧化温度愈高，氧扩散愈快，氧空位愈少；氧化速率愈大时，氧空位愈多，固定电荷面密度愈大。采用高温干氧氧化有助于降低Q f 。 3）
采用含氯氧化降低Q f 。
4、氧化物陷阱电荷Q ot
氧化物中被陷住的电子或空穴。 （1）
来源：电离辐射（电子束蒸发、离子注入、溅射等工艺引起）、热电子注入或雪崩注入。
图9.2 Si/SiO 2界面硅原子的
悬挂键和三价键
（2） 影响：对MOS 器件的跨导和沟道电导产生较大的影响，使阈值电压向负方向移动。
（3）
控制氧化物陷阱电荷的方法
1） 选择适当的氧化工艺条件以改善SiO 2结构，使Si-O-Si 键不易被打破。常用1000℃干氧氧化。
2） 制备非常纯的SiO 2，以消除杂质陷阱中心。
3） 在惰性气体中进行低温退火（300℃以上）可以减小电离辐射陷阱。 4）
采用对辐照不灵敏的钝化层（如Al 2O 3、Si 3N 4等）。
三、Si-SiO 2系统中的电荷对器件性能的影响
在Si-SiO 2系统中的正电荷以及Si 热氧化过程中杂质再分布现象（Si 表面磷多
或硼少）均导致Si 表面存在着N 型化的趋势。
Si-SiO 2系统中的正电荷将引起半导体表面的能带弯曲，在P 型半导体表面形成耗尽层或反型层,在N 型半导体表面形成积累层，而且界面态还是载流子的产生-复合中心。这些电荷严重影响器件的性能，包括MOS 器件的阈值电压、跨导、沟道电导；双极器件中的反向漏电流、击穿电压、电流放大系数 、1/f 躁声等特性。如图9.3和9.4所示。
要消除Si-SiO 2系统中的电荷及器件表面沾污对器件的影响，一是采用表面多次钝化工艺，二是采用保护环和等位环等措施来减小其影响。
图9.4 氧化物正电荷对NPN 晶体管的基区沟道特性
图9.3 氧化物正电荷引起的PNP 晶体管的集电极沟道特性
四、Si-SiO2结构性质的测试分析
1、MOS C-V 特性与Si-SiO 2结构性质 的关系 理想的MOS 结构假定：1）SiO 2中不存在电荷，也不存在界面陷阱；2）金属半导体功函数差为零。这种MOS 电容为氧化层电容C ox 和半导体空间电荷电容C D 的串联。如图9. 6所示。单位面积总的MOS 电容C 为：
D
ox C C C 111+= 式中，d
C ox
ox εε0=
是单位面积的氧化层电容，d 是氧
化层厚度，C ox 与栅压V 无关。C D 是单位面积的半导体空间电荷电容。对于确定的衬底掺杂浓度和氧化层厚度，C D 是表面势φs （也是栅压V ）的函数。因此总电容C 也是φs 的函数。
图9.7 P-Si ，理想MOS 电容-电压曲线
（a ）低频；（b ）高频
（1） 当V<0时，硅表面能带上弯，表面空穴积累，在V<<0时，C =C ox ; （2） 当V=0时，即φS =0，能带平直，C =C FB （平带电容）；
（3）
当V>0时，能带下弯，表面空穴耗尽，空间电荷电容W
C i s
D εε0=随栅压增加
图 9.5 晶体管的保护环和等位环
图9.6 MOS 结构示意图
而下降，因而总电容C 也随V 下降。W 是耗尽层宽度，其与跋表面势的关系
为：si
A S W qN εφ22
=。 当V 增加到使φS ≥φB （费米势），半导体表面反型，电容随偏压的变化开始分散： 1）
当信号频率足够低时，空间电荷区少子的产生跟得上信号变化，对电容有贡献。MOS 电容经过最小值后随栅压而增加，在V>>0时，C =C ox ，如图9.7中低频曲线（a ）。 2）
当信号频率很高时，少子来不及产生，对电容没有贡献，耗尽层继续随V 变宽，直到φS ≥2φB ，表面强反型。反型电荷对外电场的屏蔽作用使耗尽区达到最大值W m 不再变宽，MOS 电容达到最小值。
2、金属功函数、氧化硅中电荷对C-V 特性的影响
图9.8 P-Si ，氧化物电荷和金属功函数差对C-V 曲线的影响
§9.3 主要的钝化方法
一、集成电路钝化的一般步骤
典型集成电路芯片制造过程中至少包含了三个钝化工序步骤：
1、衬底氧化层（特别是MOS 集成电路中的栅氧化层）生长过程中的钝化。
通常采用含氯氧化，或HCl 处理氧化石英管。
2、衬底和金属化层之间或多层金属化层之间绝缘隔离氧化层的钝化工艺。 通常采用磷硅玻璃钝化工艺，为降低回流温度，有时采用硼磷硅玻璃钝化。
3、芯片的最终钝化层。
常采用SiO 2+Si 3N 4(或Al 2O 3) 或磷硅玻璃。其中，SiO 2主要用作为Si 3N 4应力缓解层。
二、含氯氧化
1、钝化可动离子 （1）
钝化效果与氯含量及氧化条件有关
● HCl/O 2浓度比达到3~4%时，可使Na +几乎完全钝化；
● 氧化温度低于1050℃时，含氯氧化对可动离子的钝化、收集作用消失； ● 含氯氧化的对可动离子的钝化作用仅在干氧氧化中存在，湿氧氧化中不存在。
2222
1
2Cl O H O HCl +?+
（2） 钝化Na +的机理
● 高温过程中氯进入SiO 2，在Si/SiO 2界面处与三价硅和过剩硅离子结合，以
氯-硅-氧复合体结构形式存在。
● 当Na +运动到Si/SiO 2界面时，氯-硅-氧复合体中的Cl -与Na +之间较强的库
仑力将Na +束缚在Cl -周围，使Na +固定化和中性化，形成如下结构：
2、改善SiO 2膜的击穿特性
SiO 2中的击穿机构主要是隧道电流。Na +在Si/SiO 2界面附近的聚积，将增强Si/SiO 2界面区的电场强度，尤其是Na +分布的不均匀性，导致局部电场强度很大，使隧道电流增大以至击穿。含氯氧化固定和中性化Na +，从而改善SiO 2的击穿特性。 3、降低界面态密度和固定正电荷密度，减少氧化层错，提高少子寿命。
含氯氧化可以减小Si/SiO 2界面的三价硅和过剩硅原子；含HCl 和C 2HCl 3氧化中产生的具有高度活性的H +可以填充悬挂键；HCl 和C 2HCl 3具有萃取Cu 等重金属杂质的功能。
三、磷硅玻璃（PSG ）和硼硅玻璃（BPSG ）钝化 1、PSG 和BPSG 的性质、特点和钝化机理 （1）特点
1） PSG 对Na +具有较强的捕集和阻挡作用；BPSG 对Na +的阻挡作用比PSG 强30~150倍。
2）
PSG 在1000℃左右的温度下熔融回流，从而减小布线的台阶；BPSG 的
熔融回流温度比PSG 低100~200℃。
2、钝化机理
PSG 由硅氧四面体和磷氧四面体的混合网络组成，网络中的磷原子可以以δ+状态（磷原子最外层的五个电子除四个与周围的四个氧原子结合成四面体，第五个电子被电离而带正电荷）和δ-状态（第五个电子与网络中非桥键氧结合，使氧原子带一个负电荷）存在，即正电中心和负电中心。
PSG 中处于δ-状态的磷原子成为Na +的陷阱。氧原子的一个不饱和键与Na +相结合使Na +被束缚在氧原子的附近难以移动而起到阻挡作用；因Na +在PSG 中的固溶度（≈ 4?1019cm -3）比SiO 2中的固溶度（≈3.5?1016cm -3）高得多，高温下发生“分凝”作用使SiO 2中的Na +聚集到PSG 中，从而使Na +远离SiO 2-Si 界面。（也可将富集了Na +的PSG 在HF:H 2O=1:10的溶液中漂洗掉1000~2000?，可使SiO 2中Na +含量显著减小。 3、PSG 膜存在的缺点 （1）PSG 层的极化效应：
PSG 中的正电中心与负电中心（即电偶极子）
在无外电场时，其排练是杂乱无章的。在外加电场作用下（器件外加偏压），这些电偶极子发生相对位移，沿外场形成整齐的排练，产生极化效应，导致表面漏电，影响器件的稳定性。PSG 中磷浓度愈高，极化效应愈严重。
（2）PSG 的吸潮性
PSG 的吸水性强。PSG 中过高的磷浓度易与水汽反应生成磷酸而腐蚀铝布线，加速器件和电路的失效；膜的粘附性变坏，光刻易脱胶等。 3、PSG （BPSG ）的制备
（1）采用氢化物作源的常压低温化学气相淀积技术（LTCVD ）生长PSG 或BPSG
][)()(500~300,]
[32)21(252122234H O P SiO C
Ar
N O xPH SiH x x x +→?++--
][)()()(430~330,25252222
6234H O B O P SiO C
Ar
N dO H cB bPH aSiH z y x +→?+++
（2） PSG 钝化膜中磷含量不应超过8%（P 的重量百分数），5%最佳；厚度不应超过
1μm 。PSG 钝化膜中磷含量过低会降低PSG 膜对Na +的提取、固定和阻挡作用，钝化效果不佳。 BPSG 膜中B 、P 含量各约4%，此时膜的极化效应和吸潮能力最小，而吸杂和阻挡碱离子的能力均优于PSG 膜。
图9.9 PSG(P 2O 5.SiO 2)对Na +
的 固定和中性化作用
（3）增密：在N
2
或惰性气体中，700~1000℃范围内处理5~15min。目的是提高膜的质密度及抗蚀性。
（4） PSG膜回流温度在1000℃以上，容易导致杂质再扩散和硅片变形。BPSG回流温度为800~950℃。
四、氮化硅（Si3N4）钝化膜
1、特点
（1）与SiO
2
相比具有如下优点
1）对可动离子（如Na+）有非常强的阻挡能力。一般Na+在Si
3N
4
中渗透深度仅
为50?~100 ?。
2）结构非常致密，气体和水汽极难穿透，疏水性强，因此可大大提高器件的防潮性能。能掩蔽许多杂质（B、P、As、Sb、Ga、In、Zn、O
2
等）。
3）针孔密度非常低，且极硬而耐磨；
4）有极高的化学稳定性好，在耐腐蚀。除能被HF酸和热磷酸缓慢腐蚀外，其他的酸几乎不能与它发生作用；
5）导热性能优于SiO
2
，用等离子法淀积的氮化硅膜适宜作多层布线的绝缘层，便于管芯散热；
6）绝缘性能好，抗击穿性能好，1000? Si
3N
4
膜可耐110V电压。
7）对电离辐射不灵敏，是很好的抗辐照的钝化层。（2）缺点
Si
3N
4
-Si结构界面应力大且界面态密度高，因此Si
3
N
4
不能完全取代SiO
2
。
故一般采用Si
3N
4
/SiO
2
复合结构，Si
3
N
4
厚度一般低于2000?。
2、制备Si
3N
4
的主要工艺技术
化学反应方程式见第五章。
3、Si
3N
4
膜的刻蚀
（1）湿化学腐蚀法：热磷酸溶液（160~180℃）去掉Si 3N 4膜。 （2）干法腐蚀法：等离子腐蚀法。 4、Si 3N 4膜的应用 （1） 利用Si 3N 4膜对水蒸气和氧气有较强的掩蔽能力，进行局部氧化工艺和等平面隔离；
（2） PECVD 生长的Si 3N 4膜作为双层布线的绝缘介质；
（3）
利用Si 3N 4膜能有效地防止Na+沾污，并有好的绝缘性能、高的击穿电压和高度的化学稳定性，以及抗辐照能力，用于芯片最终的钝化层。
五、氧化铝（Al2O3）钝化膜 1、与SiO 2、Si 3N 4相比有如下优点 （1） 抗辐射能力比SiO 2、Si 3N 4强；
（2） 具有负电荷效应，可得到正的平带电压，如用MAOS 结构，易制得N 沟道增强性器件；
（3） 等平面阳极氧化生成的Al 2O 3钝化膜，由于芯片表面平整，非常适合进行多层布线；
（4） Al 2O 3和Si 3N 4一样对Na +的阻挡能力很强；
（5）
机械强度和硬度均高于SiO 2（结晶Al 2O 3俗称刚玉，硬度仅次于金刚石和碳化硅）。
2、Al 2O 3的制备工艺
（1）CVD 法（三氯化铝水解法）
AlCl 3室温下为固体，必需加热并恒温使其升华成气体，升华温度100~150℃。
)
(61200~400)
(3)()
()(750)
()(322
232222气气气气气以上
气气HCl O Al C
H O H O Al CO O H C H CO +→?++→?+
（2）溅射法
除采用Ar+O 2作溅射气氛（反应溅射）或用高纯Al 2O 3靶代替高纯铝靶（非反应溅射）外，Al 2O 3膜溅射的原理、设备、操作步骤等均可参照第八章金属薄膜的制备工艺。 （3）电解阳极氧化 1）基本原理
阳极氧化是制造金属氧化物膜的一种电化学方法，在两极上发生的反应如下：
阳极： O H O Al e OH Al 2323662+→-+-
同时还有氧气放出： ↑+→--22244O O H e OH
阴极： ↑→+222H e H
根据生成氧化物膜的性质可分为多孔型阳极氧化和无孔型阳极氧化。
当电解液中含有对金属起腐蚀和溶解作用的酸（磷酸、氢氟酸）时，在阳极氧化的同时还发生对氧化物的腐蚀、溶解作用，因此它边氧化、边渗透，直至全部金属膜被氧化为止。
无孔型阳极氧化的电解液（硼酸、柠檬酸）对金属和金属氧化物没有腐蚀或溶解作用，在阳极氧化时金属表面生成一层氧化层后就不再被进一步氧化，故只能形成一定厚度的浮层氧化层。
两类Al 2O 3膜的形成如图9.9所示。
六、聚酰亚胺（PI ）钝化膜 1、特点 （1）
膜可带负电荷
聚酰亚胺的长链大分子中，经常在-C-O-C-键处发生断裂，聚合物中出现过剩氧
所致。因此，与热生长SiO 2一起使用可以补偿SiO 2中的固定正电荷。 （2） 化学稳定性好，且疏水； （3） 延展性好，不易裂，膜的应力小； （4）
抗辐照能力强。
2、聚酰亚氨膜的钝化工艺 （1） 将待钝化的硅芯片（一般是蒸铝后反刻后的硅片）旋涂一薄层聚酰胺酸溶液；
（2） 在110℃前烘20~30min ，使溶剂挥发；
（3） 涂光刻胶、曝光、显影、腐蚀、去胶获得光刻图形； （4）
在300℃加热亚胺化1小时。
3、聚酰亚氨膜的应用 （1） 用作多层布线的中间介质层。因其制作工艺过程中的可流动性，可避免用SiO 2作中间介质膜时造成台阶处铝断裂。 （2） 用作硅芯片的最终钝化层。
图9.9 等平面阳极氧化工艺流程b （a ）蒸铝；（b ）光刻(互连图)；（c ）等平面阳极氧化； （d ）光刻（保护压焊点）；（e ）阳极氧化互连线。
§9.4 钝化膜结构一、双层结构
(如图9.10)
1、SiO
2
-PSG结构
2、SiO
2-Si
3
N
4
结构
3、SiO
2-Al
2
O
3
结构
二、多层钝化结构
第三层钝化层由于是在金属化以后形成，其淀积及热处理温度均不能高于金属化
的温度，因此必须采用低温技术，如PECVD生长Si
3N
4
、溅射Si
3
N
4
、聚酰亚胺等。如
图9.11。
图9.10 双层钝化结构
图9.11 多层钝化结构
数字集成电路设计_笔记归纳..
第三章、器件 一、超深亚微米工艺条件下MOS 管主要二阶效应： 1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。主要原因是 TH G S V V -太大。在沟道电场强度不高时载流子速度正比于电场强度（μξν=） ，即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场 强度的增加而线性增加。此时近似表达式为：μξυ=（c ξξ<），c s a t μξυυ==（c ξξ≥） ，出现饱和速度时的漏源电压D SAT V 是一个常数。线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。 2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。 正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。 克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。 2、保护环。 3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随L 的减小而减小。 此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）： VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。 5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。 绝缘体上硅（SOI） 6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。 7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。 影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。 解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。 8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。 二、MOSFET器件模型 1、目的、意义：减少设计时间和制造成本。 2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间 3、结构电阻：沟道等效电阻、寄生电阻 4、结构电容： 三、特征尺寸缩小 目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、 方式： 1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。 优点：提高了集成密度 未改善：功率密度。 问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。 2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。 优点：1、电源电压不变；2、提高了集成密度 问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。 3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。 限制因素：长期使用的可靠性、载流子的极限速度、功耗。
芯片设计和生产流程
芯片设计和生产流程 大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你 知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是 怎么生产出来的么？看完这篇文章你就有大概的了解。 复杂繁琐的芯片设计流程 芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的IC芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是IC设计中的建筑师究竟是谁呢？本文接下来要针对IC设计做介绍。 在IC生产流程中，IC多由专业IC设计公司进行规划、设计，像是联发科、高通、Intel等知名大厂，都自行设计各自的IC芯片，提供不同规格、效能的芯片给下游厂商选择。因为IC是由各厂自行设计，所以IC设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗IC芯片时，究竟有那些步骤？设计流程可以简单分成如下。
设计第一步，订定目标 在IC设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。 规格制定的第一步便是确定IC的目的、效能为何，对大方向做设定。接着是察看有哪些协定要符合，像无线网卡的芯片就需要符合IEEE802.11等规範， 不然，这芯片将无法和市面上的产品相容，使它无法和其他设备连线。最后则是
确立这颗IC的实作方法，将不同功能分配成不同的单元，并确立不同单元间连结的方法，如此便完成规格的制定。 设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在IC芯片中，便是使用硬体描述语言（HDL）将电路描写出来。常使用的HDL有Verilog、VHDL等，藉由程式码便可轻易地将一颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。 ▲32bits加法器的Verilog范例。 有了电脑，事情都变得容易 有了完整规画后，接下来便是画出平面的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定无误的HDL code，放入电子设计自动化工具（EDA tool），让电脑将HDL code转换成逻辑电路，产生如下的电路图。之后，反
集成电路设计答案 王志功版
第一章 1．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？ 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术，但不拥有生产线。特点：电路设计，工艺制造，封装分立运行。 环境：IC产业生产能力剩余，人们需要更多的功能芯片设计 3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？ MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义：降低成本。 4．集成电路设计需要哪四个方面的知识？ 系统，电路，工具，工艺方面的知识 第二章 1．为什么硅材料在集成电路技术中起着举足轻重的作用? 原材料来源丰富，技术成熟，硅基产品价格低廉 2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？ 接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触 4．说出多晶硅在CMOS工艺中的作用。P13 5．列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点? SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 7. 肖特基接触和欧姆型接触各有什么特点？ 肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 第三章 1．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。 意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长 2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29 3．写出光刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4．X射线制版和直接电子束直写技术替代光刻技术有什么优缺点？ X 射线（X-ray）具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。电子
模拟集成电路设计实习讲义_SCUT_ICC
模拟集成电路设计实习培训内容介绍 培训目的 经过本培训，学员将会学到在模拟集成电路设计过程中的绝大部分环节。 1.学会使用数模混合集成电路设计EDA工具进行简单的模拟集成电路设计的流程，包括 Cadence的Virtuoso原理图输入、版图设计，Cadence的Spectre电路仿真，及Mentor Graphics 的Calibre版图规则检查（DRC）、电路图版图一致性检查（LVS）。 2.学会使用三大常用的仿真方式（DC，AC，以及Transient）来对电路进行性能的验证与设 计参数的调整 培训内容 本培训首先设计一个运算放大器，在该放大器中采用了一个理想的电流源做偏置。接着设计一个带隙基准源（Bandgap reference）来提供这个运算放大器中用到的电流源，然后对整个电路进行仿真验证。整个电路Lab_top电原理图以及仿真激励如下图所示。最后，参加培训的学员要求对所设计的Bandgap reference进行版图设计以及DRC、LVS检查，时间充裕的学员进一步设计运算放大器的版图及对其进行DRC/LVS的检查。 图1-0 Lab_top 原理图
上图中的运算放大器（opam）电路如下图所示，值得注意的是，该运算放大器需要一个current sink做偏置，该current sink由上图中的NM1来提供。 其中的bandgap电路如下图。
这里看上去好像电压源并没有和电路直接连在一起，但是由于系统中所有标记相同的点电位都相同，所以，图中的这种接法等效于直接把V4接到电路的正负极。 图1-14 加入激励源后的图 二、Spectre 仿真 (opam) （1）直流分析(DC Analyses) 我们在共模输入管脚接一个可以调节的电压源VCM ，使得这个电压源的电压从0升到高到3.3v 然后我们测量output 端的电压。 从图1-14中的Tools 菜单->Analog Environment 调出spectre V4 AnalogLib/vsource/DC Ibias AnalogLib/isource/DC V0与V1 AnlogLib/vsin VCM AnalogLib/vsource/DC
集成电路培养方案.
西安邮电学院电子工程学院 本科集成电路设计与集成系统专业培养方案 学科：工学---电气信息专业：集成电路设计与集成系统（Engineering---Electric Information）（Integrated Circuit Design & Integrated System）专业代码：080615w 授予学位：工学学士 一、专业培养指导思想 遵循党和国家的教育方针，体现“两化融合”的时代精神，把握高等教育教学改革发展的规律与趋势，树立现代教育思想与观念，结合社会需求和学校实际，按照“打好基础、加强实践，拓宽专业、优化课程、提高能力”的原则，适应社会主义现代化建设和信息领域发展需要，德、智、体、美全面发展，具有良好的道德修养、科学文化素质、创新精神、敬业精神、社会责任感以及坚实的数理基础、外语能力和电子技术应用能力，系统地掌握专业领域的基本理论和基本知识，受到严格的科学实验训练和科学研究训练，能够在集成电路设计与集成系统领域，特别是通信专用集成电路与系统领域从事科学研究、产品开发、教学和管理等方面工作的高素质应用型人才。 二、专业培养目标 本专业学生的知识、能力、素质主要有：①较宽厚的自然科学理论基础知识、电路与系统的学科专业知识、必要的人文社会学科知识和良好的外语基础；②较强的集成电路设计和技术创新能力，具有通信、计算机、信号处理等相关学科领域的系统知识及其综合运用知识解决问题的能力；③较强的科学研究和工程实践能力，总结实践经验发现新知识的能力，掌握电子设计自动化（EDA）工具的应用；④掌握资料查询的基本方法和撰写科学论文的能力，了解本专业领域的理论前沿和发展动态；⑤良好的与人沟通和交流的能力，协同工作与组织能力；⑥良好的思想道德修养、职业素养、身心素质。毕业学生能够从事通信集成电路设计与集成系统的设计、开发、应用、教学和管理工作，成为具有奉献精神、创新意识和实践能力的高级应用型人才。 三、学制与学分 学制四年，毕业生应修最低学分198学分，其中必修课110学分，限选课36学分，任选课10学分，集中实践环节34学分，课外科技与实践活动8学分。
专用集成电路
实验一 EDA软件实验 一、实验目的： 1、掌握Xilinx ISE 9.2的VHDL输入方法、原理图文件输入和元件库的调用方法。 2、掌握Xilinx ISE 9.2软件元件的生成方法和调用方法、编译、功能仿真和时序仿真。 3、掌握Xilinx ISE 9.2原理图设计、管脚分配、综合与实现、数据流下载方法。 二、实验器材： 计算机、Quartus II软件或xilinx ISE 三、实验内容： 1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计电 路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。 2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译 码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。 四、实验步骤： 1、三线八线译码器（LS 74138）VHDL电路设计 (1)三线八线译码器（LS74138）的VHDL源程序的输入 打开Xilinx ISE 6.2编程环境软件Project Navigator，执行“file”菜单中的【New Project】命令，为三线八线译码器（LS74138）建立设计项目。项目名称【Project Name】为“Shiyan”,工程建立路径为“C:\Xilinx\bin\Shiyan1”，其中“顶层模块类型（Top-Level Module Type）”为硬件描述语言（HDL），如图1所示。 图1 点击【下一步】，弹出【Select the Device and Design Flow for the Project】对话框，在该对话框内进行硬件芯片选择与工程设计工具配置过程。
专用集成电路AD的设计
A/D转换器的设计 一．实验目的： （1）设计一个简单的LDO稳压电路 （2）掌握Cadence ic平台下进行ASIC设计的步骤； （3）了解专用集成电路及其发展，掌握其设计流程； 二．A/D转换器的原理： A/D转换器是用来通过一定的电路将模拟量转变为数字量。 模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。符号框图如下： 数字输出量 常用的几种A/D器为; (1):逐次比较型 逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB 开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。 (2): 积分型 积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。 (3):并行比较型/串并行比较型
并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。 串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级型AD，而从转换时序角度又可称为流水线型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。 一．A/D转换器的技术指标: (1）分辨率,指数字量的变化，一个最小量时模拟信号的变化量，定义为满刻度与2^n的比值。分辨率又称精度，通常以数字信号的位数来表示。 (2）转换速率,是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级，属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位ksps 和Msps，表示每秒采样千/百万次。 (3）量化误差，由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。（4）偏移误差，输入信号为零时输出信号不为零的值，可外接电位器调至最小。（5）满刻度误差，满度输出时对应的输入信号与理想输入信号值之差。 （6）线性度，实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。 三、实验步骤 此次实验的A/D转换器用的为逐次比较型，原理图如下：
数字集成电路知识点整理
Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计） 制版：根据版图制作加工用的光刻版 制造：划片：将圆片切割成一个一个的管芯（划片槽） 封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连 测试：测试芯片的工作情况 2、数字IC的设计方法 分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本 设计时间和投入，掩膜生产，样品生产 一次性成本 Recurrent 成本 工艺制造（silicon processing），封装（packaging），测试（test） 正比于产量 一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数 功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog） 综合 版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)： 可以相互转化 .db（不可读）.lib（可读） 加了功耗信息
中国集成电路设计行业概况研究-行业概述
中国集成电路设计行业概况研究-行业概述 （一）行业概述 1、集成电路设计行业概况 集成电路系采用特种电路设计及加工工艺，集成于半导体晶片上的微型电子电路产品。集成电路相比传统的分立电路，通过降低体积减小材料耗用量，大幅降低了制造成本，同时，其微小的体积及元件的紧密排布提高了信息的切换速度并降低了能耗，使得集成电路比分立电路在成本及效率上均有较大的优势。自1958 年第一块集成电路于德州仪器问世以来，集成电路产品发展迅速，广泛用于各种电子产品，成为信息时代中不可或缺的部分。 伴随现代信息技术产业的快速发展，集成电路产业作为现代信息技术产业的基础和核心，已成为关系国民经济和社会发展全局的基础性、先导性和战略性产业，在推动国家经济发展、社会进步、提高人们生活水平以及保障国家安全等方面发挥着广泛而重要的作用，是当前国际竞争的焦点和衡量一个国家或地区现代化程度以及综合国力的重要标志之一。随着国内经济不断发展以及国家对集成电路行业的大力支持，中国集成电路产业快速发展，产业规模迅速扩大，技术水平显著提升，有力推动了国家信息化建设。 完整的集成电路产业链包括设计、芯片制造、封装测试等环节，各环节具有各自独特的技术体系及特点，已分别发展成独立、成熟的子行业。
其中，集成电路设计系根据终端市场的需求设计开发各类芯片产品，集成电路设计水平的高低决定了芯片的功能、性能及成本； 集成电路制造通过版图文件生产掩膜，并通过光刻、掺杂、溅射、刻蚀等过程，将掩膜上的电路图形复制到晶圆基片上，从而在晶圆基片上形成电路； 集成电路封装测试包括封装和测试两个环节，封装是保护芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，实现电气连接，确保电路正常工作；测试主要是对芯片产品的功能、性能测试等，将功能、性能不符合要求的产品筛选出来。 2、集成电路行业产品分类 集成电路产品依其功能，主要可分为模拟芯片（Analog IC）、存储器芯片（Memory IC）、微处理器芯片（Micro IC）、逻辑芯片（Logic IC）。 模拟芯片是处理连续性的光、声音、速度、温度等自然模拟信号，按技术类型可分为只处理模拟信号的线性芯片和同时处理模拟与数字信号的混合芯片；按应用分类可分为标准型模拟芯片和特殊应用型模拟芯片。标准型模拟芯片包括放大器、信号界面、数据转换、比较器等产品。特殊应用型模拟芯片主要应用于通
集成电路讲义
超联集团IC 运营中心产品 知识培训编制：王惠 2007年3月目录 一、集成电路的定义、分类及命名方法概述 二、重点品牌介绍 三、IC 封装缩略语 四、IC 封装实例图 五、如何简单从型号识别IC 品牌？ 、集成电路的定义、分类及命名方法概述
（一）集成电路的定义 集成电路其实就是把若干个不同或相同功能的单元集中加工在一个基晶片 而形成具有一定功能的器件。 （二）集成电路的应用范围 集成电路已成为计算机、通信、控制、以及整个电子工业发展的重要器件。 （三）集成电路的分类 1、按工艺分可分为TTL、MOS、COMS、HCOMS、BICMOS 等；（其中 COMS是我们工作比较常见的一种半导体工艺，释为互补金属氧华物半导体） 2、按产品等级分可分为商业级（O C ~+70C）、工业级（-40C ~+85 C）、军用级（-55C ~+125C）0 其中军用级集成电路也分三级：MIL-STD-883C （最低级，可由厂商标注）; SMD （军用标准的意思，该标准和MIL-STD-883C不同之处就是一个是由厂商提供，一个是由美国国防电子器材供应中心提供）;MIL-M-38510 （这是最高一级的军用标准，可保证在各种环境下的可靠性，可用于战场设备等，这个级别也分地面级CLASS B及航空级CLASS S）也有按工作状态和用途分类的，总之目前尚无统一的规定。 （四）集成电路的命名 由于集成电路应用十分广泛，即使是功能相同的集成电路，在不同的使用场合，所选的型号也不尽相同。 一种集成电路往往在主要性能或功能相同的前提下，由于产品级别、封装材料、封装形式、电路制造工艺、引脚多少、筛选情况、电路运行速度、输入/输出特性、功耗、生产厂家等不同，会产生不少的新品种。 同一个字母或数字在不同厂家的产品型号中表示了不同的含义，甚至是同一 厂商的产品，该字母或数字在型号中所处位置前后不同，也表达了不同的含义。 目前，国际上尚无统一标准，每个厂家都有自己的一套命名方法，同一厂商对不同系列产品也有不同的命名方法。这给我们识别集成电路也带来了很大的困难。 二、重点品牌：INTEL、AMD、TI、ATMEL、CYPRESS、 NSC、AD、XICOR、INTERSIL 、IDT、MAX、ALTERA、
集成电路设计答案-王志功版
- 第一章 1．按规模划分，集成电路的发展已经经历了哪几代它的发展遵循了一条业界著名的定律，请说出是什么定律 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律 2．什么是无生产线集成电路设计列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术，但不拥有生产线。特点：电路设计，工艺制造，封装分立运行。 环境：IC产业生产能力剩余，人们需要更多的功能芯片设计 3．多项目晶圆（MPW）技术的特点是什么对发展集成电路设计有什么意义MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义：降低成本。 4．集成电路设计需要哪四个方面的知识 [ 系统，电路，工具，工艺方面的知识 第二章 1．为什么硅材料在集成电路技术中起着举足轻重的作用 原材料来源丰富，技术成熟，硅基产品价格低廉 2．GaAs和InP材料各有哪些特点P10,11 3．怎样的条件下金属与半导体形成欧姆接触怎样的条件下金属与半导体形成肖特基接触 接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触 ` 4．说出多晶硅在CMOS工艺中的作用。P13 5．列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点 SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低 7. 肖特基接触和欧姆型接触各有什么特点 肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 ！ 第三章 1．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。 意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长 2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29
集成电路讲义
集成电路讲义
————————————————————————————————作者：————————————————————————————————日期：
超联集团IC运营中心 产品知识培训 编制：王惠2007年3月 目录 一、集成电路的定义、分类及命名方法概述 二、重点品牌介绍 三、IC封装缩略语 四、IC封装实例图 五、如何简单从型号识别IC品牌？ 一、集成电路的定义、分类及命名方法概述
（一）集成电路的定义 集成电路其实就是把若干个不同或相同功能的单元集中加工在一个基晶片而形成具有一定功能的器件。 （二）集成电路的应用范围 集成电路已成为计算机、通信、控制、以及整个电子工业发展的重要器件。（三）集成电路的分类 1、按工艺分可分为TTL、MOS、COMS、HCOMS、BICMOS等；（其中COMS是我们工作比较常见的一种半导体工艺，释为互补金属氧华物半导体） 2、按产品等级分可分为商业级（0℃~+70℃）、工业级（-40℃~+85℃）、军用级（-55℃~+125℃）。 其中军用级集成电路也分三级：MIL-STD-883C（最低级，可由厂商标注）；SMD（军用标准的意思，该标准和MIL-STD-883C不同之处就是一个是由厂商提供，一个是由美国国防电子器材供应中心提供）；MIL-M-38510（这是最高一级的军用标准，可保证在各种环境下的可靠性，可用于战场设备等，这个级别也分地面级CLASS B及航空级CLASS S） 也有按工作状态和用途分类的，总之目前尚无统一的规定。 （四）集成电路的命名 由于集成电路应用十分广泛，即使是功能相同的集成电路，在不同的使用场合，所选的型号也不尽相同。 一种集成电路往往在主要性能或功能相同的前提下，由于产品级别、封装材料、封装形式、电路制造工艺、引脚多少、筛选情况、电路运行速度、输入/输出特性、功耗、生产厂家等不同，会产生不少的新品种。 同一个字母或数字在不同厂家的产品型号中表示了不同的含义，甚至是同一厂商的产品，该字母或数字在型号中所处位置前后不同，也表达了不同的含义。目前，国际上尚无统一标准，每个厂家都有自己的一套命名方法，同一厂商对不同系列产品也有不同的命名方法。这给我们识别集成电路也带来了很大的困难。 二、重点品牌：INTEL、AMD、TI、ATMEL、CYPRESS 、NSC、AD、XICOR、INTERSIL、IDT、MAX、ALTERA、
集成电路设计与集成系统专业完全解析
集成电路设计与集成系统专业 （本科、学制四年) Integrated Circuit Design & Integrated System 一、专业简介 集成电路设计和应用是多学科交叉高技术密集的学科，是现代电子信息科技的核心技术，是国家综合实力的重要标志。“集成电路设计和集成系统”是国家教育部2003年最新设立的本科专业之一。目前国内外对集成电路设计人才需求旺盛。本专业主要以培养高层次、应用型、复合型的芯片设计工程人才为目标，为计算机、通信、家电和其它电子信息领域培养既具有系统知识又具有集成电路设计基本知识，同时具有现代集成电路设计理念的新型研究人才和工程技术人员。 二、培养目标和培养范围 培养目标：本专业以集成电路设计能力为目标，培养掌握微电子和集成电路基本理论、现代集成电路设计专业基础知识和基本技能，掌握集成电路设计的EDA工具，熟悉电路、计算机、信号处理、通信等相关系统知识，能够满足集成电路设计领域及相关行业工作需求，从事集成电路设计和集成系统的研究、开发和应用。具有一定创新能力的适应现代化建设和当前急需的高级技术人才。 培养范围：本专业学生将具有以下方面的知识与能力： 1、扎实的数理基础和外语能力； 2、充实的社会科学知识，在文、史、哲、法、社会和政经等领域有一定的修养； 3、模拟、数字电路基本原理与设计的硬件应用能力； 4、信息系统的基本理论、原理与设计应用能力； 5、计算机和网络的基本原理及软硬件应用能力； 6、微电子及半导体器件基本理论知识； 7、集成电路基本理论与原理以及集成电路设计与制造基本知识； 8、集成电路设计、制造和EDA技术的基本知识与应用能力。 三、就业方向 集成电路以及电子整机设计及制造等领域从事科研、教学、科技开发、生产管理和行政管理等工作；继续深造攻
集成电路版图设计方法及发展趋势
摘要： 随着微电子工艺特征尺寸的不断缩小，集成电路技术的发展呈现部分新的特征。顺应时代技术潮流，我们将带领大家一起深入了解一下集成电路发展技术及发展趋势。集成电路的应用范围广泛，门类繁多。其分类方法也多种多样,大体上可以按照结构、规模和功能三方面来进行分类。 目前集成电路设计有几种主要设计方法，包括全定制设计方法、定制设计方法、半定制设计方法和可编程逻辑电路设计方法。然后，让我们一起总结一下版图设计中的技巧，诸如：合并公共区域、减线法等。最后我们将回顾一下集成电路的发展历程及趋势，有针对性地设想一下版图设计技术的未来动态，为将来的就业做好准备。 关键词：集成电路设计、版图设计、定制版图设计、SC设计方法、BLL设计方法、GA设计方法、IS技术等 一、引言 纵观人类文明发展历程，科学技术手段解放人类生产力，人类创造科技，科技反过来推进人类文明发展的进程。18世纪末至19世纪初，以伽利略自由落体定律、开普勒行星运动三大定律和牛顿力学为理论基础，以“瓦特发明蒸汽机”为标志的第一次产业革命，产生了近代纺织业和机械制造业，是人类进入利用机器延伸和发展人类体力劳动的时代。19世纪末至20世纪初，以1820年奥斯特、法拉第的电磁理论和麦克斯韦发现的电磁波理论为基础，以实用的发电机应用于工业为标志的第二次技术革命。当前，我们正在经历着以电子信息
技术为代表的新的技术革命。 有人认为，从20世纪中期，人类进入了继石器时代、青铜器时代、铁器时代之后的硅器时代。随着新世纪的到来微电子技术已经成为了整个信息时代的标志和基础。顺应时代潮流，版图设计基于集成设计诸多方法中的一种，具有它独特的存在价值和优势。结合自身实际情况，版图设计是我们电子信息科学与技术专业的基础课，且是我们将来从事就业的主要方向。不管是个人兴趣还是以后就业需求，完成版图设计这一课题的论文设计，将有助于自身加深对该领域的了解与认识，一边印证自己上课所学的内容，一边不断地扩充新的领域和知识，更重要的是通过这次论文设计将有助于自己加深对该专业课程的总结和提炼，并在所学内容的基础上不断凝练和升华，提供了很好的“学有所用，学以致用”实践平台。 二、集成电路分类、设计途径和设计特点 集成电路的应用范围广泛，门类繁多。其分类方法也多种多样。集成电路按结构可分为单片集成电路和混合集成电路两大类，单片集成电路包括：双极型、MOS型（NMOS、PMOS）、BI MOS型（BIMOS、BICMOS）混合集成电路则包括：薄膜混合集成电路和厚膜混合集成电路两种；根据集成电路规模的大小，通常将集成电路分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路，集成电路规模的划分主要是根据集成电路中的器件数目，即集成电路规模由集成度确定。根据集成电路的功能可以将其划分为数字集成电路、模拟集成电路和数模混合集成电路三
集成电路讲义
精心整理 数字电路可 用集成电路 实验1常见门 电路功能测 试 此实验 输出 （LED）， H 1， ）、 或 门 分 二、测试与 或非门 74LS54的功能表
74LS54的真值表：Y=ABCDE的真值表 两 异或 组成 画出 并测 五 V OH、 线。 表2-1U I、U O值
三、搭建图2-2，测试TTL反相器74LS04输入负载特性，绘出输入负载特性曲线。（注意：用万用表测R I，要断开电阻与门的接线。建议：R I的阻值小于1千欧时，电位器改用1千欧）
A2、 0、S1、 输入 灯，由 试验箱没有5输入端的与非门，该如何实现？） 四、用一片四选1数据选择器实现信号灯监测电路。 （选做）五、用4选一数据选择器74LS153实现8选一数据选择 器，并用这种8选1数据选择器实现上述信号灯监测电路。(级联
接法参考P191图3.4.4) 实验五触发器 一、用与非门74LS00构成基本RS 触发器，验证其功能，记录结果。 二、测试边沿D 触发器74LS74功能，说 触发 功能。零端必须接高电平，悬空时工作不稳 定。 实验六SSI 时序电路 一、用现有的SSI 电路设计3位二进制同步加法计数器，并用电路实现。计数器输出Q 3、Q 2、Q 1接LED 并同时分别接数码管输入C 、
B、A端（D端接0），记录Q3、Q2、Q1的状态及数码管相应的数字。 二、用现有的SSI电路设计3位二进制同步减法计数器，并用电路实现。计数器输出Q3、Q2、Q1接LED并同时分别接数码管输入C、B、A端（D端接0），记录Q3、Q2、Q1的状态及数码管相应的数字。（选做）三、在3位二进制同步减法计数器的基础上，用清零法 R d 1 9 2 （
集成电路的设计方法探讨
集成电路的设计方法探讨 摘要：21世纪，信息化社会到来，时代的进步和发展离不开电子产品的不断进步，微电子技术对于各行各业的发展起到了极大的推进作用。集成电路（integratedcircuit，IC）是一种重要的微型电子器件，在包括数码产品、互联网、交通等领域都有广泛的应用。介绍集成电路的发展背景和研究方向，并基于此初步探讨集成电路的设计方法。 关键词集成电路设计方法 1集成电路的基本概念 集成电路是将各种微电子原件如晶体管、二极管等组装在半导体晶体或介质基片上，然后封装在一个管壳内，使之具备特定的电路功能。集成电路的组成分类：划分集成电路种类的方法有很多，目前最常规的分类方法是依据电路的种类，分成模拟集成电路、数字集成电路和混合信号集成电路。模拟信号有收音机的音频信号，模拟集成电路就是产生、放大并处理这类信号。与之相类似的，数字集成电路就是产生、放大和处理各种数字信号，例如DVD重放的音视频信号。此外，集成电路还可以按导电类型（双极型集成电路和单极型集成电路）分类；按照应用领域（标准通用集成电路和专用集成电路）分类。集成电路的功能作用：集成电路具有微型化、低能耗、寿命长等特点。主要优势在于：集成电路的体积和质量小；将各种元器件集中在一起不仅减少了外界电信号的干扰，而且提高了运行
速度和产品性能；应用方便，现在已经有各种功能的集成电路。基于这些优异的特性，集成电路已经广泛运用在智能手机、电视机、电脑等数码产品，还有军事、通讯、模拟系统等众多领域。 2集成电路的发展 集成电路的起源及发展历史：众所周知，微电子技术的开端在1947年晶体管的发明，11年后，世界上第一块集成电路在美国德州仪器公司组装完成，自此之后相关的技术（如结型晶体管、场效应管、注入工艺）不断发展，逐渐形成集成电路产业。美国在这一领域一直处于世界领先地位，代表公司有英特尔公司、仙童公司、德州仪器等大家耳熟能详的企业。集成电路的发展进程：我国集成电路产业诞生于六十年代，当时主要是以计算机和军工配套为目标，发展国防力量。在上世纪90年代，我国就开始大力发展集成电路产业，但由于起步晚、国外的技术垄断以及相关配套产业也比较落后，“中国芯”始终未能达到世界先进水平。现阶段我国工业生产所需的集成电路主要还是依靠进口，从2015年起我国集成电路进口额已经连续三年比原油还多，2017年的集成电路进口额超过7200亿元。因此，在2018年政府工作报告中把推动集成电路产业发展放在了五大突出产业中的首位，并且按照国家十三五规划，我国集成电路产业产值到2020年将会达到一万亿元。中国比较大型的集成电路设计制造公司有台积电、海思、中兴等，目前已在一些技术领域取得了不错的成就。集成电路的发展方向：提到集成电路的发展，就必须要说到摩尔定律：集成度每18个月翻一番。而现今正处在
集成电路设计基础
集成电路设计基础复习提纲 一EDA常用命令 ls 显示当前目录下的文件和路径。Pwd显示当前文件的绝对路径.。Cd进入指定目录。More显示文件内容。Cp拷贝。Mkdir创建目录。tar 打包。zip压缩。unzip解压。ftp传送文件。 二基本概念 1版图设计 CIW命令解释窗口, Library 库，Reference Library相关库, Library Path库路径，Cell单元，View视图，Techfiler.tf工艺文件, cds.lib库管理文件, techfile.cds ASCII 文件，LSW图层选择窗口，display.drf图层显示文件。LayerPurpose Pair层次用途配对，Cellview Attributes and Properties单元视图属性，Instance单元，Snap Mode 光标按钮画线条或图形的模型。Stream。数据流（一个标准数据格式用在cad系统间传递物理设计数据） parameterized cells，参数化单元。Flatten，打平 设计方法 1 CIC设计流程 ①设计规划。②建库。③原理图输入。④电路仿真。⑤单元模块版图。⑥TOP 版图。⑦验证。⑧输出GDSII。⑨制掩膜。⑩流片封装测试。 2CIC建库的步骤，工艺文件和显示文件的使用。 建库进入设计项目所在的文件夹，打开名利窗口输入icfb，在ciw菜单栏中选择file-creat-creat new library，选择要连接的Techfiler.tf或者选择相应库作为链接库，后根据指示完成余下的操作 工艺文件p1-40说明图层连接，等效连接，不可被重叠，自动布线，设计规则等情况 ciw-technology-file-dump ,design,layout definations,ascll 命名.Tf，ok;/techpurposes /techlayers;/techdisplays;/techlayerpurposepriorities(图层目的优先)；：q！（保存退出）：wq！（写后保存退出）；/ptap File-load 显示文件的使用：在显示资源编辑窗口里编辑并保存（display。drf）长期有效 添加新包，先编辑显示文件再在显示资源编辑窗口里编辑其填充等；file—save；tools-display resources-mergefile;分配图层目的配对。 3单元版图绘图方法及编辑基本方法， 新建，根据设计要求选择图层用不同的绘图命令绘制和按参数编辑、连接，测试4绘图及编辑常用命令的使用： Create— Rectangle 。create-rectangle left点拉升点 Instance、create-instance(名字不可改)填写库cell view 坐标等 Path、create-path 1点2点+回车/双击 Pcell、edit-hierarchy（分层）-make cell 填写，画长方形区域，ok Polygon、create- Polygon（F3），选择图层，点，点等，回车 Conics create-arc，点，点，点回车
数字集成电路设计课程教学大纲
数字集成电路设计课程教学大纲 英文名称：Digital Integrated Circuits 课程编码：B09062 课程类别：必修 学分数：48 学时数（理论、实验分别表示）：48/0 周学时：3 课内学时/课外学时：1/1 授课学期：第六学期 适用专业：电子科学与技术 先修课程：微电子物理基础、数字电路与系统 考核方式：闭卷考试 一、教学目的要求。 本课程是电子科学与技术专业四年制本科生的一门必修课。通过学习，使学生能掌握数字CMOS 集成电路的基本原理及其分析与设计方法，了解集成电路的发展动态，初步熟悉集成电路的设计流程。 二、课程主要内容及基本要求。（标“*”者为重点内容；标“△”者为难点）（一）TTL集成电路 分析：TTL集成电路的基本电路。 （二）TTL集成电路版图设计*△ TTL集成电路版图设计规则、设计要求。 （三）NMOS逻辑集成电路 NMOS的直流特性、瞬态特性和功耗。 （四）CMOS逻辑电路△* CMOS逻辑门的构成特点；CMOS与非门和或非门的分析及其设计；组合逻辑电路的设计；类NMOS电路；传输门逻辑电路计。 （五）MOS集成电路版图设计△ MOS集成电路版图设计、设计要求。
（六）双极电路的基本器件结构 双极电路的基本器件结构、应用举例。 （七）MOS电路的基本器件结构* MOS电路的基本器件结构、举例分析。 （八）MOS电路的分析△* MOS电路的直流分析、交流分析等。 （九）版图设计*△ VLSI的设计方法；门阵列和标准单元设计方法；版图设计。 三、课程主要环节及时数分配见下表： 四、教学的深度与广度 通过本课程的授课，使学生掌握双极和MOS两种工艺条件下的数字电路的设计和分析方法。分析部分包括器件结构、电气参数和电路功能的分析；设计部分包括双极和MOS基本组合电路和时序电路的设计及其对应的版图设计。五、对知识、能力结构、综合素质的要求 了解数字集成电路的设计与分析，包括TTL集成电路、TTL集成电路版图设计、NMOS逻辑集成电路、CMOS逻辑电路、MOS集成电路版图设计、对双