第四章触发器2
合集下载
第四章 触发器
CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1．电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1～G4组成从触发器， 组成从触发器，
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5～G8组成主触发器。
CP 与CP’互补，使两个触 互补， 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍： 主从触发器的触发翻转分为两个节拍：
2．工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁
第四章基本RS-FF
Q 逻辑 符号
Q
Q
R D R C S SD
R D R C S SD
逻辑 符号
这根红颜色的线还表 示一重含义：“高电平有 效”，即 “ 只有在时钟 CP＝1 时，它才表现出应 有的逻辑功能；如果CP＝ 0，输出端 Q 则保持原状 态”。
这根绿颜色的线也表 示一重含义：“低电平有 效”，即 “ 只有在时钟 CP＝0 时，它才表现出应 有的逻辑功能；如果CP＝ 1，输出端 Q 则保持原状 态”。
这是一个值得重视的规律，有必要进 一步归纳和进行形象化的表达。
R、S不相等时，信息传送路径的形象化表达 ：
Q
a c b
Q
Q R C
Q S
d
S CP
CP 该电路的信息传送规律 在今后的学习过程中，将 会多次使用。
R
1
例：画出RS触发器的输出波形 。假设Q的初始状 态为 0。
Set CP R S Q
§4.2 同步RS-FF
输出端
Q
a b
Q
RD
直接清零端
SD
直接置位端
c R
d S
CP
输入端
“ 同步 ”的含义：由时钟CP决定R、S能否对输 出端起控制作用。
直接清零端、置位端的处理：
平时常 为 1
RD
Q
a b
Q
平时常 为 1
SD
c
直接清零端
d
直接置位端
R
CP
S
RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 Q
补充： D触发器
Q
Q
基本RS 触 发器
& c
第4章-触发器PPT课件
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
2021/3/9
授课：XXX
15
4.1.4 集成基本RS触发器
2S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
0 0 1
不允许
Qn1 0
置0
Qn1 1
1 0 授1课：XXX
置1
Qn1 Qn
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 1处1
次态Qn+1的卡诺图
RS
Qn
00 01 11 10
0× 0 0 1
1× 0 1 1
特性方程
Qn1 (S)RQn SRQn
RS 1
约束条件
触发器的特性方程就是触发器次态Qn+1 2021/3/9 与输入及现态Q授n课之：XX间X 的逻辑关系式 12
状态图
描述触发器的状态转换关系及转换条件的图形称为状态图 10/
×1/
0
1
1×/
01/ ①当触发器处在0状态，即Qn=0时，若输入信号 RS＝01或 11，触发器仍为0状态；
若 RS＝10，触发器就会翻转成为1状态。
12341 10 9 CC4044
12345678
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279的引脚图
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044的引脚图
1S
2021/3/9
数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
第4章 触发器
第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。
每个触发器能够记忆一位二进制数“0”或“1”。
4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。
在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。
为此需要使用具有记忆功能的基本逻辑单元。
能存储1位二进制的基本单元电路称为触发器。
4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。
它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。
（a）逻辑图（b）逻辑符号（c）逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。
nQ 为触发器的原状态（初态），即触发信号输入前的状态；1n Q+为触发器的现态（次态），即触发信号输入后的状态。
其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。
1. 状态表如图4.1（a ）可知: Q S Qn ⋅=+1，n n Q R Q ⋅=+1从表4.1中可知：该触发器有置“0”、置“1”功能。
R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。
RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。
当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。
表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q+=+1（4-1）1=+S R （约束条件）图4.2 卡诺图3. 状态转换图如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。
数字电子技术基础第四章重点最新版
触 CP 上升沿(或下降沿)时刻翻转。
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
触发器课件专题知识课件
RS 0 约束条件
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. R
S
由与&& 非门E构N1成：EENNCTGC40Q44SRSRSRSRE––––––––R1234三1234N0011 1111态34765S12540101RES0SRSRSRSRE1111N1234锁N1234 C存1C6Q不触Q140Z0n用发n4++14V器1234DQQQQ高D特保不置置注11阻91征允30 持10态表许QQQQ1234
S
S
R
R
Q
Q
Q
Q
三、现态、次态、特征表和特征方程
1. 现态和次态
现态Qn：触发器接受输入信号之前旳状态。
次态Qn+1：触发器接受输入信号之后旳新状态。
2. 特征表和特征方程
特征表
R S Qn 00 0 00 1 01 0 01 1 10 0
Q n+1
0 1 1 1 0
简化特征表
Q n+1
RS 00
Q=0
二、工作原理
Q
01
G1 &
10
S
Q 01
&
G2
R 10
S 1, R 0 Q = 0 0 态
Q=1
“置 0”或“复位” (Reset)
S 0, R 1 Q = 1 1 态
Q=0
“置 1”或“置位” (Set)
Q SQ
Q RQ S R 0 Q和Q 均为UH
S R1
R 先撤消： 1 态
2. TTL 边沿 D 触发器 7474 (双 D 触发器)
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. R
S
由与&& 非门E构N1成：EENNCTGC40Q44SRSRSRSRE––––––––R1234三1234N0011 1111态34765S12540101RES0SRSRSRSRE1111N1234锁N1234 C存1C6Q不触Q140Z0n用发n4++14V器1234DQQQQ高D特保不置置注11阻91征允30 持10态表许QQQQ1234
S
S
R
R
Q
Q
Q
Q
三、现态、次态、特征表和特征方程
1. 现态和次态
现态Qn：触发器接受输入信号之前旳状态。
次态Qn+1：触发器接受输入信号之后旳新状态。
2. 特征表和特征方程
特征表
R S Qn 00 0 00 1 01 0 01 1 10 0
Q n+1
0 1 1 1 0
简化特征表
Q n+1
RS 00
Q=0
二、工作原理
Q
01
G1 &
10
S
Q 01
&
G2
R 10
S 1, R 0 Q = 0 0 态
Q=1
“置 0”或“复位” (Reset)
S 0, R 1 Q = 1 1 态
Q=0
“置 1”或“置位” (Set)
Q SQ
Q RQ S R 0 Q和Q 均为UH
S R1
R 先撤消： 1 态
2. TTL 边沿 D 触发器 7474 (双 D 触发器)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器功能分类
Q n+1 = S + RQ n RS 触发器： RS = 0
JK 触发器： Q D 触发器： Q T 触发器： Q T’触发器： Q
n +1
约束条件
= J Q n + KQ n
n +1
=D
n +1
= T Q n + TQ n = Qn
n +1
不同类型时钟触发器的转换
转换方法
触发器逻辑功能表示方法及转换
1、表示方法：特性表、卡诺图、特性方程、
状态图和时序图
2、表示方法间的转换
(1) 特性表到卡诺图、状态图的转换 (2) 特性表到特性方程、时序图的转换 (3) 状态图到特性表、卡诺图的转换 (4) 状态图到特性方程、时序图的转换 (5) 时序图到特性表、卡诺图、特性方程和 状态图的转换
CP J K
1
2
3
4
5
6
7
题解1
CP J K QM Q
1 2 3 4 5 6 7
例题2
1 2 3 4 5 6
CP J K
题解2
CP J K QM Q
1 2 3 4 5 6
例题3：已知TTL主从JK触发器输入端J、K及时钟脉 冲CP波形如图所示，其中有两个干扰脉冲如图所示 位置。试画出内部主触发器QM端及输出端Q的波形， 并指出引起触发器误翻转的干扰脉冲。设触发器的 初态为0。
根据已有触发器获得待求触发器的步骤 1、写出已有触发器和待求触发器的特性方程； 2、变化待求触发器的特性方程，使之形式与已有 触发器的特性方程一致； 3、根据方程式，如果变量相同、系数相等则方程 一定相等的原则，比较已有和待求触发器的特性方 程，求出转换逻辑； 4、画电路图。
触发器的转换
1、JK触发器到D、T、T’和RS触发器的转换 2、D 触发器到JK 、T、T’和RS触发器的转换
CP J K
1
2
3
4
5
∆2
6
7
∆1
题解3
CP J K
1 2 3 4 5
∆2 ∆1
6
7
QM Q
Q
Q
•
边沿DFF
•
G1 &
&
G2
G3
&
从
&
•
G4
Q
Q
• • QM G5
1
1
&
1D
D
C1
&
G6 & G8 & • • CP
G7
•
主 1
CP
D
边沿D触发器的特点
时钟脉冲边沿触发 抗干扰能力极强 只有置0、置1功能
主从触发器
主从RS触发器 主从JK触发器
Q
Q
•
主从RSFF电路组成
•
G1 &
&
G2
Q
Q
G3
&
•
从
&
• •
G4
&
G5
G6 &
1
1S
S
C1
1R
& G7 主 G8 &
• •
CP
R
S
CP
R
Q
Q
•
主从RSFF电路组成
SD
•
G1 & • G3
&
G2 • RD
&
•
从
&
• •
Q
Q
G4
&
SD
1S
S
C1
G5
G6 & •
1
1R R
RD
•
&
CP
G7 主 G8 & • •
CP
S
R
Q
Q • & G2
主从JKFF电路组成
G1 &
•
•
•
Q
Q
G3
&
从
&
•
G4
•QM
QM • &
1J
J
C1
G5
G6 &
1
1K
& G7 主 G8 &
• •
CP
K
J
CP
K
例题1：已知TTL主从JK触发器输入端J、K及时钟 脉冲CP波形如图所示，试画出内部主触发器QM 端及输出端Q的波形。设触发器的初态为0。
时序图的转换
1 2 3 4 5 6 7 8
CP J K
Q
1
2 1 0 0
3 0 0 1
4 0 1 1
5 0 1 0
6 1 1 0
7 1 0 1
8 1 1 1
CP J K
Q 0 0 0
Q
•
Q
•
边沿JKFF
Q Q
G1 &
&
G2
G3
&
从
&
•
G4
1J
J
C1
• QM •
1
1
1K K
J
•
≥ ≥
&
G5
G6 &
CP
&
G7 主 G8 & •
•
1
• CP
K&D Nhomakorabea边沿JK触发器的特点
时钟脉冲边沿控制 抗干扰能力极强，工作速度很高 功能齐全，使用灵活方便
时钟触发器的功能分类及转换
功能分类 触发器的转换