2021年清华大学微电子与纳电子学系832半导体器件与电子电路考研核心题库之数字电子技术基础简答题精编
特别说明
本书根据历年考研大纲要求并结合历年考研真题对该题型进行了整理编写，涵盖了这一考研科目该题型常考试题及重点试题并给出了参考答案，针对性强，考研复习首选资料。
版权声明
青岛掌心博阅电子书依法对本书享有专有著作权，同时我们尊重知识产权，对本电子书部分内容参考和引用的市面上已出版或发行图书及来自互联网等资料的文字、图片、表格数据等资料，均要求注明作者和来源。但由于各种原因，如资料引用时未能联系上作者或者无法确认内容来源等，因而有部分未注明作者或来源，在此对原作者或权利人表示感谢。若使用过程中对本书有任何异议请直接联系我们，我们会在第一时间与您沟通处理。
因编撰此电子书属于首次，加之作者水平和时间所限，书中错漏之处在所难免，恳切希望广大考生读者批评指正。
重要提示
本书由本机构编写组多位高分在读研究生按照考试大纲、真题、指定参考书等公开信息潜心整理编写，仅供考研复习参考，与目标学校及研究生院官方无关，如有侵权请联系我们立即处理。
一、2021年清华大学微电子与纳电子学系832半导体器件与电子电路考研核心题库之数字电子技术基础简答题精编
1．试用8线—3线优先编码器74LS148构成二-十进制BCD码优先编码器。要求:输入低电平有效，原码输出。
图
【答案】优先编码器74LS148有8个编码输入端和3个输出端，而二-十进制的BCD码需要有10个编码输入端和4个输出端，如果用74LS148构成二-十进制BCD码优先编码器就必须对输入端和输出端进行扩展。其次74LS148是反码输出，而二-十进制BCD码优先编码器要求原码输出，为此必须在74LS148的每个输出端接一个非门，将反码输出变为原码输出。
正确地使用选通输入端，可以达到74LS148输入端和输出端功能扩展的目的。按题意要求，应用端构成的10线—4线二-十进制BCD码优先编码器电路如图所示。在图中，通过与非门扩展优先权最高端和优先权次髙端，与非门的输出端既与选通输入端相连又是输出扩展端和是反相器
和的输入，和的输出是编码器的输出端和和是与非门的输入，的输出是编
码器的输出端。编码器的输出是和的逻辑或，是和的逻辑或。
电路这种连接方式，保证了编码输入优先权最高，次之。例如，当时，不管是何种状态，未被选通，其输出端=111,所以二-十进制优先编码器的输出=1001
（原码输出）；当，而时，不管是何种状态，，因而
;当而时，由于此时被选通而工作，所以
，只有当，而时，才有
。所以如图所示电路具有二-十进制BCD码优先编码器的逻辑功能。
应用优先编码器74LS148组成各种优先编码电路时，一方面要正确地使用选通输入端，另一方面在扩展输入端和输出端时，一定要注意保证它们的优先级，只有这样才能充分发挥优先编码器“优先”的特点。
2．用与非门构成的门控SR锁存器如图（a）所示，设锁存器的初始状态为Q=1，输入E和S、R的逻辑电平波形如图（b）所示，试画出输出端Q对应的波形。
图
【答案】电路的初始状态：Q=1。
根据上述解题思路，当E=0期间，锁存器状态不变。
在第1个E=1期间，先是R=1，S=0,使锁存器置0,随后S=R=0,锁存器状态不变。
在第2个E=1期间，开始S=R=0时，锁存器保持不变；当输入变化为S=1，R=0时，锁存器置1;在E 的下降沿到来之前，输入又变化为R=1，S=0,锁存器置0。
在第3个E=1期间，从R=1，S=0变化为S=R=1,使，锁存器处于非定义状态，当E跳变为0后，Q端状态不能确定。
根据上述分析，可以画出输出端Q对应输入信号的波形如下图（c）所示。
图（c）
3．一限幅电路如图（a）所示。已知：R=，输入电压的变化范围为0～24V，设各二极管的性能理想。
（1）试画出该电路的电压传输特性曲线；
（2）试设计具有上述电压传输特性的不同于原电路的限幅电路，并验证这一电路确实具有上述传输特性。
图
【答案】（1）设均导通。由图（a）所示电路可得
由上两式可见，的导通条件为的导通条件为。故
时，截止、导通，
时，均导通，
时，导通、截止，
由此可画得该电路的电压传输特性曲线如图（b）。
（2）由所画电压传输特性曲线可知这一电路具有双向限幅电路的传输特性，故可按常用的双向限幅电路设计新电路。下限限幅电压源电压可选为12V，上限限幅电压源电压可选为18V，电路如图（c）所示。由图可见
导通、截止，
时，均截止，
时，截止、导通，