计算机组成原理 第4讲_乘法
计算机组成原理第4章课件
03
指令格式与操作码设计
指令格式概述及分类
指令格式定义
指令格式是指计算机指令的编码 方式，包括操作码、地址码等部
分。
指令分类
根据指令的功能和性质，指令可 分为数据处理指令、程序控制指
令、输入输出指令等。
指令格式的重要性
指令格式是计算机硬件与软件之 间的接口，直接影响计算机的性
能和功能。
操作码设计原则与方法
04
指令执行过程与流水线技术
指令执行过程剖析
01
指令周期
从取指到执行完毕所需的全部时间，包括取指、译码、执行、访存、写
回等阶段。
02 03
指令执行流程
控制器从存储器中读取指令，对指令进行译码，确定操作数地址和操作 类型，然后执行相应的操作，最后根据需要将结果写回到存储器或寄存 器中。
指令执行过程中的数据通路
操作码定义
操作码是指令中用于表示操作性质的部分，它指定了指令要执行 的操作。
操作码设计原则
操作码设计应遵循简短、易记、易扩展等原则，同时要考虑指令 系统的规整性和对称性。
操作码设计方法
常用的操作码设计方法包括固定长度操作码、可变长度操作码和 扩展操作码等。
典型指令格式举例分析
RISC指令格式
RISC（精简指令集计算机）采用简单的、长度固定的指令格式，以提 高处理速度。
02
寻址方式与数据表示
寻址方式介绍及分类
立即寻址
操作数就在指令中，紧跟在操作码后面，作 为指令一部分存放在内存的代码段中，该操 作数为立即数，这种寻址方式称为立即寻址 方式。
直接寻址
间接寻址
操作数所在内存单元的地址通过存储 器间接给出。
存储单元的有效地址EA（即操作数的 有效地址）直接由指令给出。
计算机组成原理完整第4章PPT课件
21
精选课件
2021/6/9
4.3 指令和数据的寻址方式
在存储器中，操作数或指令字写入或读出的方式， 有地址指定方式、相联存储方式和堆栈存取方式。
当采用地址指定方式时，寻找指令或操作数有效 地址的方式 指令寻址
顺序寻址 跳跃寻址
操作数寻址
PC存放下一条指令的地址
23
精选课件
2021/6/9
跳跃寻址
目标地址－＞PC
当程序中出现分支或循环时，就会改变程序的执 行顺序。此时对指令寻址就要采取跳跃寻址方式。
所谓跳跃，就是指下条指令的地址不是通过程序 计数器PC当前值获得的，而是由指令本身给出。
跳跃的处理方式是重新修改PC的内容。然后进入 取指令阶段。
11
精选课件
2021/6/9
4.2.2 地址码(AC)
(3)二地址指令 (A1) OP (A2) -> A1
(4)三地址指令 (A1) OP (A2) -> A3
A1为被操作数地址，也称源操作数地址； A2为操作数地址，也称终点操作数地址； A3为存放结果的地址。 A1，A2，A3可以是内存中的单元地址，也可以是运算器
n=2L 定长指令、变长指令（固定位数和可变位数）
9
精选课件
2021/6/9
4.2.2 地址码(AC)
地址码通常指定参与操作的操作数的地址或操作数本身 地址码包括被操作数，操作数，操作结果
三地址格式 操作码
二地址格式 操作码
一地址格式 零地址格式
操作码 操作码
Ａ1
Ａ2
Ａ3
Ａ1
Ａ2
Ａ1
10
精选课件
计算机组成原理第四章指令系统
计算机组成原理第四章指令系统4.1 指令系统的发展与性能需求4.1.1指令系统的发展程序：计算机的程序是由一系列的机器指令组成的。
指令就是计算机执行某种操作的命令。
这里某种操作其实很有意思啊20世纪50年代，所支持的指令系统只有定点加减，逻辑运算、数据传送、转移等十几至几十条指令。
60年代后期，除以上基本指令，还设置了乘除运算、浮点运算、十进制运算、字符串处理，指令数目多达几百条，寻址方式也趋多样化计算机的指令有微指令、机器指令和宏指令。
微指令：微程序级的命令，属于硬件。
宏指令：若干条机器指令组成的软件指令，属于软件。
机器指令：介于微指令和宏指令之间，通常简称为指令。
每一条指令可完成一个独立的算术运算或算术逻辑运算操作。
4.1.2指令系统的性能要求完备性指令系统丰富、功能齐全、使用方便。
有效性该指令系统编写的程序能够高效率地运行。
高效率主要表现在程序占据存储空间小、执行速度快。
规整性对称性匀齐性指令格式和数据格式的一致性兼容性系列机各机种之间具有相同的基本结构和共有的基本指令集，因而指令系统是兼容的，即各机种上基本软件可以通用。
4.2 指令格式机器指令机器指令是机器字来表示。
表示一条指令的机器字，就称为指令字，通常简称指令。
指令格式，则是指令字用二进制代码来表示的结构形式，通常由操作码字段和地址码字段组成。
一条指令的结构如下形式来表示：操作码字段OP 地址码字段A操作码设计计算机时，对指令系统的每一条指令都要规定一个操作码。
操作码字段应该执行怎样的操作？加法，减法，乘法，除法，取数，存数等等。
一般来说，一个包含n位的操作码最多能表示2n条指令。
地址码有几个操作数地址，称为几操作数或几地址指令。
在早期，一般操作数有被操作数、操作数和操作结果这三种数，所以就形成了三地址指令格式。
后来发展成二地址格式、一地址格式和零地址格式。
（1）零地址指令：只有操作码，没有地址码。
（2）一地址指令只有一个地址码，指定一个操作数，另一个操作数是隐含的。
计算机组成原理_阵列乘法器的设计
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2014年1月10日目录第1章总体设计方案 01.1设计原理 01.2设计思路 (1)1.3设计环境 (2)第2章详细设计方案 (2)2.1总体方案的设计与实现 (3)2.1.1总体方案的逻辑图 (4)2.1.2器件的选择与引脚锁定 (4)2.1.3编译、综合、适配 (6)2.2功能模块的设计与实现 (6)2.2.1一位全加器的设计与实现 (6)2.2.2 4位输入端加法器的设计与实现 (9)2.2.3 阵列乘法器的设计与实现 (13)第3章硬件测试 (16)3.1编程下载 (16)3.2 硬件测试及结果分析 (16)参考文献 (19)附录（电路原理图） (20)第1章总体设计方案1.1 设计原理阵列乘法器采用类似人工计算的方法进行乘法运算。
人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。
如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。
将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。
为了进一步提高乘法的运算速度，可采用大规模的阵列乘法器来实现，阵列乘法器的乘数与被乘数都是二进制数。
可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。
这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果，假设被乘数与乘数的位数均为4位二进制数，即m=n=4,A×B可用如下竖式算出，如图1.1所示。
X4 X3 X2 X1 =A× Y4 Y3 Y2 Y1 =B X4Y1 X3Y1 X2Y1 X1Y1X4Y2 X3Y2 X2Y2 X1Y2X4Y3 X3Y3 X2Y3 X1Y3(进位) X4Y4 X3Y4 X2Y4 X1Y4Z8 Z7 Z6 Z5 Z4 Z3 Z2 Z1图1.1 A×B计算竖式X4 ,X3 ,X2 ,X1 ,Y4 ,Y3 ,Y2 ,Y1为阵列乘法器的输入端，Z1-Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既A(X)*B(Y)的乘法运算，其计算结果为C(Z) (其中A(X)=X4X3X2X1 ，B(Y)=Y4Y3Y2Y1，C(Z)=Z8Z7Z6Z5Z4Z3Z2Z1而且输入和输出结果均用二进制表示 )。
计算机组成原理：4-2 数值的机器运算
（ 小数点不动 !）
左移 ——绝对值扩大
右移—— 绝对值缩小
在计算机中，移位与加减配合，能够实现
乘除运算。
逻辑移位
逻辑移位——无符号数的移位。
逻辑左移：低位添 0，高位移丢。
0 逻辑右移：高位添 0，低位移丢。
0
例：
01010011
逻辑左移 10100110
逻辑右移 00101001
算术移位
较大正数相加 产生进位，影
响符号位
解： [X]补= 0 , 1 0 1 0 + [Y]补= 0 , 1 0 0 1 1,0011
设字长为5
例2：X=-1010 Y=-1011 求 X+Y
解： [X]补= 1, 0 1 1 0
+ [Y]补= 1, 0 1 0 1 0,1011
较大的负数对应较 小的正数补码，相 加无进位，符号位
例: X＝-0.1100 Y＝-0.1000，求 X+Y＝？ 解:设字长为5.
[X]补=11. 0100 + [Y]补=11. 1000
10. 1100 结果说明：
负数绝对值太大了对应的补码小，最高数据位向前无进位， 而符号位向前有进位； 两个符号位：10，表示负上溢
双符号位法溢出逻辑表达式为：V=Sf1⊕ Sf2
在模2意义下,任意两数的补码之和等于该两数之和 的补码。 这是补码加法的理论基础。
特点：
不需要事先判断符号，符号位与数值位一起参加 运算，符号位相加后若有进位，则舍去该进位数字。
补码加法运算举例
例： X＝+0.1010， Y＝+0.0011，求 X+Y 解: 设字长为5.
[X]补=0. 1 0 1 0 + [Y]补=0. 0 0 1 1
计算机组成原理补码乘法
第二章运算器本章知识要点及要求如下所示：1、掌握数据信息的表示方法，包括原码、补码、反码、移码及定、浮点数的表示方法；2、了解非数值数据（字符和汉字）的表示方法；3、掌握定点数的加、减、乘、除运算；4、了解定点运算器的组成与结构；5、掌握浮点运算方法，了解浮点运算器的基本结构。
●补码一位乘法（1）求 [ X ]补, [ Y]补, [-X ]补（2）求 [ X ]补* [ Y]补：通过求和n、右移n-1次得到乘积（3）[X*Y]补=……（4）验证●X*Y-----→Z●由(4), [X*Y]补=……---→X*Y=Z1●Z和Z1相等，结果正确例12：已知X=+13，Y=-11，N=5，用补码一位乘法求X*Y解：（1）[ X]补=[ +13 ]补= [ +1101B ]补=01101B [ -X]补= =10011B[ Y]补=[ -11]补= [ -1011B ]补=10101B（2）高位积乘数/低位积Y1Y000 0000 1 0 1 0 1 0 +[（Y0 -Y1）*X ]补11 001111 0011 1 0 1 0 1 0右移11 1001 1 1 0 1 0 1 +[（Y0 -Y1）*X ]补00 110100 0110 1 1 0 1 0 1右移00 0011 0 1 1 0 1 0 +[（Y0 -Y1）*X ]补11 001111 0110 0 1 1 0 1 0右移11 1011 0 0 1 1 0 1 +[（Y0 -Y1）*X ]补00 110100 1000 0 0 1 1 0 1右移00 0100 0 0 0 1 1 0 +[（Y0 -Y1）*X ]补11 001111 0111 0 0 0 1（3） [X*Y]补=1101110001B（4）验证●X*Y=+13*(-11)=-143●由（3），[X*Y]补=1101110001B可知，X*Y=-010001111B=-143结果一致，正确思考：一、以下数据，结果如何？1、X=-13，Y=+112、X=+13，Y=+113、X=-13，Y=-114、X=-13/16，Y=-11/165、X=+13/16，Y=-11/166、X=-13/16，Y=+11/167、X=+13/16，Y=+11/16二、乘法运算对标记位的影响？三、比较补码乘法和原码乘法。
《计算机组成原理》课程设计_两个数的乘法运算
《计算机组成原理》课程设计报告课程设计题目：两个数的乘法运算小组成员：….完成日期：第十一周模型机设计实验一、实验目的综合运用所学计算机原理知识，设计并实现较为完整的模型计算机。
其功能为：输入两个数，进行两个正数（二进制4位）的乘法运算,输出结果。
二、实验内容编写程序，运行程序，观察并记录运行结果。
三、实验仪器1、ZY15CompSys12BB计算机组成原理及系统结构教学实验箱一台2、排线若干3、PC机一台四、预备知识1、数据格式8位，其格式如下：其中第7位为符号位，数值表示范围是：－1≤X＜127。
2、指令格式模型机设计四大类指令共十六条，其中包括算术逻辑指令、I/O指令、访问存储器、转移指令和停机指令。
（1）算术逻辑指令规定：算术逻辑指令的名称、功能和具体格式见表2—3。
（2）访存指令及转移指令模型机设计2条访存指令，即存数（STA）、取数（LAD），2条转移指令，即无条件转移（负均可）本模型机规定变址寄存器RI指定为寄存器R2。
（3）I/O指令其中，在IN 指令中，addr=01，选中“输入”中的开关组作为输入设备，在OUT指令中，addr=10时，表示选中“输出单元”中的数码块作为输出设备。
（4）停机指令HALT指令，机器码为60H，用于实现停机操作。
3、指令系统复杂模型机共有16条基本指令，其中算术逻辑指令7条，访问内存指令和程序控制指令4条，输入输出指令2条，其它指令1条。
表2-3列出了各条指令的格式、汇编符号、指令功能。
我们依然采用复杂模型机指令系统中的部分指令。
五、实验的机器指令程序如下：地址内容助记符说明00 14 IN R0 ; 作计数器用，00000001→R001 15 IN R1 ; 输入X的值，0000xxxx→R102 05 STA R1 ; X→22H03 2204 15 IN R2 ; 输入Y→R2，0000xxxx→R205 06 STA R2 ; R2→23H06 2307 42 CLR R2 ; R2清零08 06 STA R2 ; 存入结果R2→24H09 240A 02 LAD R2 ; 提取[23H]→R20B 230C 6A RRC R2,R2 ; R2带进位右循环一位→R2 0D 06 STA R2 ; 循环结果→23H0E 230F 02 LAD R2 ; 提取结果S，[24H]→R210 2411 0C BZC [15H] ; 有进位跳转到15H12 1513 08 JMP [18H] ; 无条件跳转到[18H]14 1815 01 LAD R1 ; 提取X→R116 2217 56 ADC R1,R2 ; R1+R2→R218 6A RRC R2,R2 ; R2带进位右循环一位→R219 06 STA R2 ; 循环结果→24H1A 241B70 RLC R0,R0 ; R0带进位左循环一位→R0 1C 0C BZC [20H] ; 有进位跳转到20H1D 201E 08 JMP [0AH] ; 无条件跳转到[0AH]1F 0A20 2A OUT R2 ; 输出R2中的结果21 60 HATL ; 停机22 XX23 XX24 XX六、程序机器指令和微程序以上程序的机器指令如下：$P0014 $P0115 $P0205 $P0322$P0416 $P0506 $P0623 $P0772$P0806 $P0924 $P0A02 $P0B23$P0C6A $P0D06 $P0E23 $P0F02$P1024 $P110C $P1215 $P1308$P1418 $P1501 $P1622 $P1756$P186A $P1906 $P1A24 $P1B70$P1C0C $P1D20 $P1E08 $P1F0A$P202A $P2160微程序如下$M00018108 $M0101ED82 $M0200C050$M0300A004 $M0400E098 $M0501B406$M06959B41 $M07298838 $M0801ED8A$M0901ED8C $M0A00A01E $M0B018001$M0C00201F $M0D019801 $M0E19880F$M0F019801 $M1001ED83 $M11001001$M12030401 $M13018016 $M143D9A01$M1501A205 $M16318207 $M1731820E$M18009001 $M19028401 $M1A05DB81$M1B0180DC $M1C018001 $M1D05DB8D$M1E070A08 $M1F068A09七、复杂模型机的数据通路框图WE图2-7复杂模型机数据通路框图八、复杂模型机实验接线图接到指令单元接到开关单元九、复杂模型机实验流程图十、课程设计总结1、成员总结体会…2、遇到的问题和解决的方法等1）寄存器不够用。
计算机组成原理 原码乘法器
计算机组成原理原码乘法器
计算机组成原理中，原码乘法器是一种常见的电路设计。
原码乘法器可以用来进行二进制的乘法运算，它是计算机中常用的数字运算电路之一。
原码乘法器可以处理多个输入数据，并生成一个输出结果。
在电路设计中，原码乘法器通常包括多个模块，如部分积模块、加法器模块、移位器模块等。
这些模块可以组成一个完整的原码乘法器电路。
原码乘法器的工作原理是将输入数据转换为二进制形式，然后利用加法器和移位器等模块进行运算，最终得到输出结果。
原码乘法器的设计需要考虑电路的速度、功耗、面积等因素，同时还需考虑乘法器的精度和误差等问题。
在现代的计算机中，原码乘法器通常被优化为更加高效的电路结构，例如Booth乘法器、Wallace乘法器、Array乘法器等。
这些优化的乘法器可以大大提升计算机的运算速度和效率，使计算机能够更加高效地进行数字运算。
- 1 -。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
原码两位乘法 按照乘数每两位的情况，一次求出对应于该2位的部分积。 增加少量逻辑电路，可使乘法的速度提高一倍。
|X*Y| = 0. 111000000111 X*Y= -0.111000000111
[X*Y]原 =1. 111000000111
§3.7 数据校验码
在计算机系统内，由于电路故障或电磁干扰等原因，数据在存取 或传送过程中可能产生错误。为了能发现或纠正这类错误，常采 用具有能发现某些错误，或具有能确定错误的性质和准确的出错 位置乃至能自动纠正错误的能力的编码方法，即数据校验码。 Most codes are "systematic": the transmitter sends a fixed number of original data bits, followed by fixed number of check bits (usually referred to as redundancy in the literature) which are derived from the data bits by some deterministic algorithm. 其实现原理是在合法的数据编码之间加进一些不允许出现的非法 编码，使合法编码的码距增大。当合法的数据编码出现错误时， 就变成非法编码。这就可以用检测编码的合法性来发现错误。 The receiver applies the same algorithm to the received data bits and compares its output to the received check bits; if the values do not match, an error has occurred at some point during the transmission.
乘数 欠帐触发器C
1110 0 1 0
初始状态 Yi-1Yi C＝010，加|X|,0→C
11111 0
0
右移2位 Yi-1Yi C＝100，加|2X| ,0→C 右移2位 Yi-1Yi C＝110，加[-|X|]补,1→C
0111 1 1
0
000 11 1
000 11 1
1
右移2位 C＝1，加|X|
[例1] X＝+0.1011B，Y＝－0.1101B， 用原码一位乘法计算X· Y 解： 原码运算，必须把符号位与数值部分分开进行。 符号位做异或运算，数值部分做无符号数相乘。 [X]原 = [Y]原 = 0.1011 1.1101 |X|= |Y|= 0.1011 0.1101
乘积的符号位
Xs of Computer Organization
广义双语教学课程 青岛理工大学 校级精品课程
http://211.64.192.109/skyclass25/
/ec/C84/
第3章 运算方法和运算部件
(3)
A binary multiplier is an electronic circuit used in digital electronics, such as a computer, to multiply two binary numbers. It is built using binary adders. Until the late 1970s, most minicomputers did not have a multiply instruction, and so programmers used a "multiply routine” which repeatedly shifts and accumulates partial results, often written using loop unwinding. Early microprocessors also had no multiply instruction.
设计乘法逻辑
移位电路
F/2→A
…
F A→F A & 加法器 & B→F B 被乘数 计数器 C 乘数
无符号数乘法 逻辑原理图
C/2→C
部分积
Cd
CPA
运算前，先将被乘数送寄存器B，乘数送寄存器C，计数器的初值为N， 部分积寄存器A清零。若乘数末位Yi＝1，部分积与被乘数在加法器相 加。若乘数末位Yi＝0，则加法器输出的是部分积与0的和。寄存器A和 C中的部分积和乘数都右移一位形成新的部分积，部分积的最低位移入 C空出的最高位。如此重复N次，乘法计算完毕。乘积的高N位在A中， 低N位在C中，原来在C中的乘数在移位中丢失。
Most computers use a "shift and add" algorithm for multiplying small integers.
|X|= 0.1011， |Y|= 0.1101
高位部分积
00000 +) 01011 01011 右移 0 0 1 0 1 +) 00000 00101 右移 0 0 0 1 0 +) 01011 01101 右移 0 0 1 1 0 +) 01011 10001 右移 0 1 0 0 0 |X· Y|=0.10001111
低位部分积 / 乘数
1101
初始状态 乘数最低位为1，加|X| 乘数最低位为0，加0
1101 1110
1110 1111 1111 1111 1111 1111 [X· Y]原=1.10001111
乘数最低位为1，加|X|
乘数最低位为1，加|X|
X· Y＝－0.10001111B
原码一位乘法流程图 Flowchart 部分积 被乘数 如果乘数的数值部分是 N位，则共需做N次加 法，N次右移。乘积的 数值部分是2N位。 右移按逻辑右移进行。
原码一位乘法
补码一位乘法
原码两位乘法
补码两位乘法
§3. 3 二进制乘法运算
Binary Multiplication
Unsigned Binary Multiplication 无符号数乘法 两个尾数为n位的数相乘，乘积的尾数为2n位。
手算乘法的过程：
对应于乘数的位，将被乘数 逐次左移一位加在左下方。 最后将n个位积相加，得到乘积。 需要n个寄存器保存位积 需要2n位的加法器 计算机不能照搬手算的算法。 ×
原码二位乘法的运算规则： 符号位单独处理， P0 X 0 Y0 乘数的数值部分必须是偶数位。相乘的是两数的绝对值。
减X用加[-X]补实现。
右移按补码右移规则进行。 当乘数的数值部分是N位（N必须是偶数），则共需做N/2次 加法和N/2次右移。最后如果还有欠帐，再做一次+X。 欠帐触发器C的初值为0。 由于在运算中有+2|X|，产生的进位可能侵占符号位，所以被 乘数和部分积应该取3符号位。 例2：X= -0.111111，Y= +0.111001，用原码二位乘法计算X*Y
开始 A←0，Cd←n B←X，C←Y Cn=1?
Y
N
计数器 乘数
A←(A)+(B) (A),(C)右移一位 Cd←(Cd)—1
N
原码乘法做的是绝对 值相乘，相当于无符 号数相乘。
缺点：需做N次加法， N次右移，时间太长。
Cd=0?
Y
PS X S YS
结束
乘积的符号位
X S YS
原码运算，必须把符号位与数值部分分开进行。 符号位做异或运算，数值部分做无符号数相乘。
乘数的相邻两位Yi-1Yi有4种状态组合，分别对应一种操作：
Yi-1Yi 操 作
0 0
0 1 1 0 1 1
相当于0· X
相当于1· X 相当于2· X 相当于3· X
部分积Pi +0后右移2位
部分积Pi +X后右移2位 部分积Pi +2X后右移2位 部分积Pi +3X后右移2位
Yi-1Yi 0 0 0 1 相当于0· X 相当于1· X
例2：X= -0.111111，Y= +0.111001，用原码二位乘法计算X*Y 解： [X] 原=1.111111 乘积的符号位 | X |=0.111111 | 2X |=001.111110 [Y] 原=0.111001
P0 X 0 Y0 1 0 1
| Y |=0.111001 [-|X |]补=1.000001
1011 被乘数 1101 乘数 位积 1011
0000 1011 1011 10001111 乘积
被乘数左移，根据 乘数每个位做不同 运算，都不便于计 算机实现
运算器一次只能完成两数的求和操作。 Binary (Fixed-Point) Multiplication Arithmetic
计算机的算法： 只能把每一个新位积与部分积（部分积的初值为零）相加， 总共做n次加法（累加）。 部分积与位积相加时，只有n位与位积相加，其余部分并不 参加运算。因此用n位的加法器就可完成乘法了。 被乘数左移一位的操作改为部分积右移一位后与被乘数相加。 部分积 被乘数1011 只需用1个n位的寄存器存放 0000 部分积的高位，部分积的低 1101 乘数 1011 位与乘数共用一个n位的寄存 + 器，在乘数右移一位（计算 1011 该位位积后自动丢失）的同 01011 110 右移一位 时将部分积最低一位移入。 + 0000 乘法完成后，原来存放乘数 的寄存器中是乘积的低n位， 乘数全部丢失，而硬件则节 省了一个寄存器。 01011 + 001011 1011 11 右移一位