FPGA器件应用开发
FPGA开发基本流程有哪些
FPGA开发基本流程有哪些FPGA（Field-Programmable Gate Array）开发基本流程包括如下步骤：1.系统设计和规划：在FPGA开发之前，需要先进行系统设计和规划。
这一步骤主要包括确定系统需求，定义FPGA的功能和规格。
还需要对应用程序进行综合和分析，以便确定FPGA硬件设计的具体要求。
2. 硬件描述语言编码：在确定FPGA的功能和规格后，接下来需要使用硬件描述语言（例如VHDL或Verilog）编写相应的代码。
这些代码描述了FPGA的逻辑电路结构和功能。
3.仿真验证：编写完硬件描述语言代码后，需要进行仿真验证以确保设计的正确性。
在仿真环境中，可以通过输入测试向量和模拟环境来测试硬件描述语言代码的行为和功能。
这一步骤可以帮助发现设计中的错误和问题，并进行修正和优化。
4. 综合和布局布线：在FPGA开发过程中，综合是将硬件描述语言代码转换为逻辑网表的过程。
综合工具将代码进行逻辑优化和合成，并生成FPGA所需的逻辑网表。
布局布线是将逻辑网表映射到FPGA的物理资源上，包括逻辑单元（Look-Up Tables，LUT）、寄存器、连线等。
5.静态时序分析：在FPGA设计中，对时序要求十分重要。
在静态时序分析过程中，使用时序分析工具来评估FPGA设计是否满足时序要求。
通过对逻辑延迟、时钟频率等进行分析，可以确保FPGA在工作时满足正确的时序要求。
7.优化和迭代：在完成FPGA开发和调试后，可能需要对设计进行进一步的优化和迭代。
通过对性能和资源的分析，可以针对性地优化设计，提高FPGA的性能和效率。
fpga简单项目案例
fpga简单项目案例摘要：一、FPGA 简介1.FPGA 的定义与作用2.FPGA 的原理与结构二、FPGA 简单项目案例1.案例一：LED 灯控制2.案例二：按键控制LCD 显示3.案例三：数字时钟三、FPGA 项目开发流程1.FPGA 设计工具2.设计思路与方法3.实际操作步骤四、FPGA 在我国的发展与应用1.我国FPGA 产业现状2.FPGA 在各个领域的应用3.FPGA 未来的发展趋势与挑战正文：FPGA，即现场可编程门阵列（Field-Programmable Gate Array），是一种可以由用户编程定义逻辑功能的集成电路。
它具有高度灵活性，可重构性，广泛应用于航空航天、通信、计算机、工业控制等领域。
本文将介绍三个FPGA 简单项目案例，帮助大家更好地了解FPGA 的应用。
首先是LED 灯控制，通过FPGA 实现对多个LED 灯的亮灭控制，可以锻炼初学者的基本编程能力。
其次是按键控制LCD 显示，利用FPGA 实现对LCD 屏幕的显示控制，通过按键切换不同的显示内容。
最后是数字时钟，通过FPGA 实时显示当前时间，对时钟的显示精度要求较高。
在进行FPGA 项目开发时，首先需要选择合适的设计工具，例如Xilinx 的ISE、Altera 的Quartus 等。
然后根据项目需求，设计出合理的电路原理图，并进行实际操作。
操作过程中，需要将设计好的原理图下载到FPGA 芯片中，进行功能验证。
在项目开发过程中，要注重细节，保证设计的正确性。
近年来，FPGA 在我国得到了迅速发展，许多企业和科研机构在FPGA 领域取得了重要突破。
我国FPGA 产业正逐步向高端、自主方向发展。
然而，与国际先进水平相比，我国在FPGA 技术、产品及应用方面仍有一定差距。
FPGA开发设计流程和功能实现
FPGA开发设计流程和功能实现FPGA（现场可编程门阵列）是一种可编程数字电子器件，可以实现各种数字电路的功能。
FPGA的开发设计流程包括五个主要步骤：描述设计需求、设计电路结构、编写硬件描述语言（HDL）、仿真和综合、配置FPGA并验证。
下面将详细介绍每个步骤，并探讨如何通过FPGA开发实现各种功能。
第一步：描述设计需求在FPGA开发过程中，首先需要明确设计的目标和需求，包括设计的功能、输入输出要求、性能指标等。
这些需求可以来自于系统设计的要求、市场需求或者用户需求。
清晰的设计需求有助于指导后续的设计工作。
第二步：设计电路结构在明确了设计需求后，需要进行电路结构的设计。
电路结构包括选择适当的电路模块和连接方式，确定信号的传输路径等。
设计电路结构时需要充分考虑资源利用和性能需求，尽量优化电路结构，减少资源占用和延迟。
第三步：编写硬件描述语言（HDL）HDL是一种用于描述数字电路的编程语言，常用的HDL包括VHDL和Verilog。
使用HDL编写电路描述是FPGA开发的核心步骤。
在编写HDL代码时，需要按照电路结构进行模块化设计，使用适当的语法和语义描述电路的行为和结构。
第四步：仿真和综合在完成HDL代码编写后，需要进行仿真和综合。
仿真是通过对HDL代码进行功能验证，模拟电路的行为和工作过程，以确保设计的正确性。
综合是将HDL代码生成可在FPGA上运行的物理电路，包括实际的门和时序元件。
综合还可以对电路进行优化，如减少延迟、优化资源利用等。
第五步：配置FPGA并验证在综合后，需要将生成的物理电路配置到FPGA芯片中。
配置FPGA可以通过编程工具和JTAG接口实现。
配置完成后，需要进行验证，包括功能验证、性能测试和可靠性测试等。
验证是确保设计符合需求和预期结果的重要步骤。
通过FPGA开发可以实现各种功能。
FPGA的可编程性使得它可以根据设计需求实现不同的功能和应用。
常见的功能包括数字信号处理、通信协议处理、图像处理、计算加速等。
简述fpga的开发流程
简述fpga的开发流程
简述FPGA的开发流程
FPGA开发流程是由一系列相关步骤组成的。
它可以分为前期设计环境的构建、FPGA及外围电路的设计、FPGA编程、系统烧写和调试等五个主要步骤。
一、构建设计环境
首先，需要构建FPGA的设计环境，安装设计软件，如Xilinx ISE、Quartus等，这些软件可以支持FPGA设计，建立设计环境，提供设计使用。
紧接着，对开发板进行硬件测试，检查硬件是否正常可用，以确保下一步无硬件问题，提高开发效率。
二、FPGA及外围电路设计
接下来进行FPGA及外围电路的设计，设计者可以根据具体需求，使用Verilog HDL或VHDL等语言编写FPGA及外围电路的原理图，经过仿真，验证无误后，进入下一步。
三、FPGA编程
在FPGA及外围电路设计完成后，就可以进行FPGA的编程，即将设计好的原理图编译为FPGA的可烧写文件，如.JED、.BIN等，此时可以使用烧录器进行FPGA编程，将编译加载到目标FPGA芯片中。
四、系统烧录
编程完成后，FPGA芯片可以正常工作，此时需要将系统烧录到FPGA上，使其和外围电路组成完整的系统，以满足应用需求。
五、调试
最后一步是进行系统的调试，这个步骤并不仅仅是测试芯片本身，而是测试整个系统的功能，确保系统能够按照预期工作。
通过以上步骤即可完成FPGA的开发。
fpga开发流程
fpga开发流程FPGA开发流程是一种以设计、验证、发布三个步骤为主要过程的开发流程，它可以用来完成FPGA器件从设计到发布生产的快速转变。
一、设计阶段：1. 硬件设计。
在硬件设计过程中，首先需要搭建FPGA开发环境，运用芯片原理图、数据表、时序图等完成硬件电路的搭建；2. 软件设计。
在软件设计过程中，应用高级语言（如C语言）完成软件模块的设计和编程；3. 测试程序设计。
在测试程序设计步骤中，针对FPGA器件的功能和性能，利用自动控制理论和技术，设计出不同的测试程序以便于验证和检验器件的设计。
二、验证阶段：1. 模块试验。
模块试验即对设计中单个模块进行功能测试以确定其基本功能是否满足设计要求；2. 系统综合验证。
系统综合验证是在硬件设计和软件编程都完成的情况下，将硬件模块与软件模块综合起来进行功能验证，以确定FPGA器件的功能和性能是否满足设计要求；3. 单元测试。
单元测试是在器件整体完成后，从模块单元开始测试，逐步扩展最终，以确定FPGA器件的功能和性能能够达到系统综合验证中设计要求的水平，并进行可靠性测试以保证器件能够良好地运行。
三、发布阶段：1. 文档准备。
根据可行性研究所确定的芯片设计内容，准备完整的文档，包括用户手册、芯片实现原理图和技术文档，以及硬件开发计划书、软件开发计划书、可行性研究报告等；2. 工程管理。
工程管理指器件设计完成后，利用专业的硬件或软件开发工具，对FPGA设计文件进行编写、发布、测试和部署等各项管理环节；3. 交付客户。
采用与产品功能和特点最符合的标准格式交付给用户，等待其认可并按照要求将产品投入生产线。
fpga应用开发与仿真
fpga应用开发与仿真FPGA应用开发与仿真引言：FPGA（Field Progamnable Gate Array）是一种集成电路（IC）的类型，它可以根据需要被编程和重新配置。
FPGA的可编程性使得它在许多应用领域都有广泛的应用，包括通信、工业控制、汽车电子、军事等等。
FPGA应用开发与仿真是在FPGA环境中实现设计和验证的重要步骤，本文将详细介绍FPGA应用开发与仿真的步骤和方法。
一、FPGA应用开发1. 设计目标确定：在进行FPGA应用开发之前，首先需要明确设计的目标和需求。
这包括设计的功能、性能要求和资源约束等。
明确的设计目标有助于确保开发过程的有效性和效率。
2. 设计流程规划：设计流程规划是为了确保设计开发的有条不紊进行。
设计流程包括采用何种设计方法（自下而上或自上而下）、设计工具的选择和设计过程中的验证步骤等。
3. 系统设计：系统设计是FPGA应用开发的第一步，涉及确定系统的架构和组件。
在这一阶段，设计者需要根据需求定义模块和接口，并进行系统级仿真验证，在这个阶段，设计者可以使用FPGA的开发板进行初步验证。
4. RTL（Register Transfer Level）设计：RTL设计是FPGA应用开发的核心步骤，他是将系统级设计转化为硬件级设计的阶段。
在这个阶段，设计者使用硬件描述语言（HDL）如VHDL或Verilog编写代码，来描述FPGA 上的逻辑电路和寄存器传输级处理。
RTL设计可以使用各种集成开发环境（IDE）进行验证和仿真。
5. 综合与布局：综合是将RTL级设计转换为门级（Gate-Level）设计的过程。
在这个过程中，设计者需要使用综合软件将RTL代码转换为门级网表，并完成布局。
布局是根据FPGA架构将逻辑元件物理位置分配的过程。
综合和布局的目标是生成一个具有所需功能和性能的可编程逻辑芯片。
6. 静态时序分析：静态时序分析是为了确保设计满足时序约束的一种分析方法。
通过静态时序分析，设计者可以确定设计是否满足电路的时序要求，并对设计进行必要的优化。
fpga的主要开发流程
fpga的主要开发流程FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它具有高度灵活性和可重构性，被广泛应用于数字电路设计和嵌入式系统开发。
FPGA的开发流程是指在设计和实现FPGA电路时所遵循的一系列步骤和方法。
本文将介绍FPGA的主要开发流程，以帮助读者了解和掌握FPGA开发的基本知识。
一、需求分析阶段：在FPGA开发的初期阶段，需要明确系统的需求和功能。
这包括对系统的输入输出要求、性能指标、功能模块等进行详细分析和定义。
同时，还需要考虑资源约束、功耗要求等因素，以确保设计的可行性和可靠性。
二、架构设计阶段：在架构设计阶段，需要将系统的功能划分为不同的模块，并确定它们之间的关系和通信方式。
同时，还需要选择合适的算法和数据结构，以满足设计要求。
在这个阶段，可以使用软件工具进行仿真和验证，以确保设计的正确性和性能。
三、逻辑设计阶段：在逻辑设计阶段，需要将系统的功能模块转化为逻辑电路，并进行逻辑电路的优化和综合。
这包括使用HDL（硬件描述语言）进行逻辑设计、编写测试用例并进行仿真验证。
在这个阶段，可以使用FPGA开发平台上的设计工具进行逻辑综合和布局布线，以生成可下载到FPGA器件的比特流文件。
四、验证和调试阶段：在验证和调试阶段，需要对设计进行全面的功能验证和性能测试。
这包括对设计进行仿真验证、边界扫描和时序分析等。
同时，还需要调试和修复设计中的问题，并进行性能优化和资源利用率的提高。
五、实现和部署阶段：在实现和部署阶段，需要将设计下载到FPGA器件中，并进行硬件调试和系统集成。
这包括将比特流文件下载到FPGA器件中，进行初始化和配置，并通过外部接口进行系统的连接和测试。
同时，还需要对系统进行性能评估和稳定性测试，以确保系统的正常运行。
六、维护和优化阶段：在维护和优化阶段，需要对系统进行长期的监测和维护。
这包括对系统进行性能和功耗的监测和优化，及时修复和更新系统中的问题，以确保系统的稳定性和可靠性。
FPGA设计技巧与案例开发详解
FPGA设计技巧与案例开发详解FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它可以根据用户的需求重新配置其内部的电路结构，从而实现不同的功能。
在FPGA设计中，有一些技巧和案例开发的经验可以帮助设计者提高设计效率和设计质量。
本文将详细介绍一些常用的FPGA设计技巧和案例开发的方法。
一、FPGA设计技巧1. 合理分配资源：FPGA拥有有限的资源，包括逻辑单元（LUTs）、寄存器、DSP（Digital Signal Processing）等。
在设计过程中，需要合理分配这些资源，以充分利用FPGA的性能。
可以通过对设计进行优化，如减少逻辑层数、使用更小的数据宽度等，来减少资源的使用。
2.使用IP核：FPGA提供了许多现成的IP核，如UART、SPI、I2C等。
使用这些IP核可以减少设计的复杂性，加快设计的速度。
同时，使用IP核还可以提高设计的可重用性，便于后续的维护和升级。
3.时序约束：FPGA设计中的时序是一个重要的考虑因素。
通过合理设置时序约束，可以确保时序要求的满足，避免出现时序失效的问题。
时序约束包括时钟频率、时钟延迟、数据到达时间等方面的要求。
4.时钟域划分：在FPGA设计中，会存在多个时钟域的情况。
为了确保时钟域之间的同步和数据的正确流动，需要进行时钟域划分。
可以使用时钟域划分器件（如时钟分频器、时钟锁相环等）来实现时钟域的划分和同步。
5.状态机设计：FPGA设计中经常会使用状态机来实现复杂的控制逻辑。
在状态机设计中，需要考虑状态的转移条件、状态的数量、状态的稳定性等因素。
合理设计状态机可以使设计更加简洁、高效。
1. UART通信：UART（Universal Asynchronous Receiver Transmitter）是一种常用的串行通信接口。
在FPGA设计中，可以使用UART实现FPGA与外部设备的通信。
具体实现过程包括接收和发送数据的时序控制、数据格式的解析等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
! " " 显示模块 本文设计的密码锁采用五位 # 段 $ % & 数码管来分别显 示其在不同工作状态下的信息， 并能对输入的口令消隐显 示。以下为显示模块部分程序。 （ ， ， ） ( ) * + , , . / * . , * 0 1 ’ 2 + . / 3 ’ ’ . 4 . , * 0 1 + 5 + / 6 7 / -. , * 0 18 ’ 9 6 : + / ” ” ” ” . 4 * / 68 9 ; ;6 : + /* / 6!8 ; ; ;； ’ ；—编码计数器 + 0 , + * / 6!8* / 6< ’ 9 ； + / . 4 ” ” ； . 4 * / 68 ” ; ; ; 6 : + /+ / * ) +!8 ” ; ; ; —$ 口令数据显示 % & ; ’ . 4 *8 ’ ; 6 : + / ” ；—消隐显示 + 0 , + ) = 6!8 ” ; ; ; ; ; ; ; ; ； + / . 4 ” ” ；—$ + 0 , + . 4 * / 68 ” ; ; 9 6 : + /+ / * ) +!8 ” ; ; 9 % & 9输入数 据个数显示 ” ” ；—$ + 0 , + . 4 * / 68 ” ; 9 ; 6 : + /+ / * ) +!8 ” ; 9 ; % & >解锁错 误次数显示 ” ” ；—$ + 0 , + . 4 * / 68 ” ; 9 9 6 : + /+ / * ) +!8 ” ; 9 9 % & ?设置解 锁和设置口令状态标志
% :
）系统掉电恢复。 ! 本文设计采用第二种设计方法。
山
西
电
子
技
术
! & & ’年
控制处理和显示输出四个子模块。系统实现框图如图#所示。
! 电子密码锁设计
! " " 电子密码锁功能描述 ）密码锁采用串行累加计数的方式输入十进制数字口 # 令， 可设置任意位密码； ）输入的口令及口令的位数均正确即可开锁； $ ）允许密码输入错误的最大次数为三次， 口令错误次 ! 数超过三次则进入死锁状态， 并发出警报； ）采用&位’段 ( 可以对输入的口 % ) * 进行相应显示， 令消隐； ）开锁后可以重新上锁， 再次上锁后只有再次输入正 & 确的密码才能开锁； ）进入死锁状态按复位键能够恢复到常态并不会丢失 + 原有密码。 ! " ! 电子密码锁系统构成 整个电子密码锁系统可划分为分频、 键盘输入去抖、 信号 ! " # 分频模块 系统时钟 , ， 对其分频输出两路时钟 .的频率为 # /0 1 ， 分别作为按键检测时钟和 ( 2 3 4 6 3和 7 4 8 9 . ) * 显示扫描时 5 5 钟。时钟 7 即$ 。考虑 4 8 9 .的频率设置的是% : :分频， " & . 0 1 到实际按键的速度， 采用低速时钟扫描按键信号， 实际操作 实验表明! 因此时钟 2 0 1左右有很好的效果， 3 4 6 3的频率 5 5 再进行% 输出大约为! 。 : : ; $分频， " # 0 1 分频模块的顶层结构图如图$ 所示， 其中模块 < * = >是 一个$ :分频的分频器。
）密码的任何一位都不能重码： （ ） …… （ , = < , A G G $& G ） 。 $ H I & 其中G为基数， H为位数， G和H的选取应该满足 = <" ， ， ， ， ， ， 。 = < G A ! , + & " & ! & + & # 1， 现在以最常用的 G ， 可以计算出 = A& " H A# 为例， < !A ， ， 所以编码制式考虑是否重码对 = < , A " @ & J= < & " @ J %= < & 有很大影响。 = < 另外， 相同制式下不同的基底对编码总量 = < 会有影 响， 而且基底的选择也会影响到硬件电路的设计。 本文设计的密码锁采用十进制编码， 密码各位允许重 码， 为简化电路设计， 密码锁口令采用对串行脉冲计数的方 式输入。 " @ $ 误码输入的保护措施 如前所述， 电子密码锁的设计应考虑自身的安全保密 性， 由于编码和捕捉密码的实验都是随机的， 若要使 (A& ／ ， 必须采取误码输入的保护措施。假定设定的 = < 趋近于" 误码输入次数不超过三 次， 误码达到三次时系统应关闭主 控电路， 拒绝大于三次的密码输入， 并且系统进入死锁状态。 系统正常状态的恢复也可采用以下三种方式： ）延时后输入二级密码管理方式， 即由管理员级密码 & 作为正常输入的开锁密码， 尔后重新定义新的开锁密码； ）使用一个按键使系统重新恢复到正常状态； !
山西电子技术 # ! ! %年第"期
应用实践
’ ( ) * 器件 武汉 + ） , " " %
摘 要： 针对基于单片机的电子密码锁的不足之处， 介绍了一种基于 ’ ( ) * 的电子密码锁的设计方法。采用 并在 ’ . / 0 1 语言使用自顶而下的方法对系统进行了描述， ( ) * 芯片 2 4 5 6 7 89 ( & 2 # : ! + " 2 ; 上实现。设计充分利 3 用了 ’ 的资源可编程特性， 可高效率的对系统进行升级与改进。设计的密码锁可设置任意位密码， 比一般的 ( ) * 四位密码锁具有更高的安全可靠性， 应用前景十分良好。 关键词： 电子密码锁； ； 任意位密码 ’ ( ) *； . / 0 1 中图分类号： < = " ! 文献标识码： * 段随机试验不易成功。 由此可得出数字密码锁的编码总量设定是系统设计安 全性、 保密性的首要技术指标。一般来说， 当= < 选定之后， 但一般设计时取 = <的上限 = < / 原 则 上 是 越 大 越 安 全， （ ） 较为合理。 = < " ! & " " "= < /A & 1 " @ # 编码制式的选择 编码制式应根据 = 可分为如下三种： < 的大小选取，
万方数据
图! 信号处理模块状态转换图
信号。
第<期
许琦： I G J B 器件应用开发
! 9
” ” ；—$ + 0 , + . 4 * / 68 ” 9 ; ; 6 : + /+ / * ) +!8 ” 9 ; ; % & !上锁和 开锁显示 ； + / . 4 ； + / . 4 ； + / . 4 ； + / . 4 ； + / . 4 ； + / . 4
图# 电子密码锁系统实现框图
图$ 分频模块顶层结构图
! " $ 键盘输入去抖模块 本文设计中采用的机械式键盘在开关切换的瞬间会在 接触点出现信号来回弹跳的现象， 这种弹跳将很可能会造成 误动作输入， 从而影响到密码锁操作的正确性。因此必须对 按键按下后进行处理， 也就是去抖。本文设计采用触发器方 式的硬件去抖法来处理按键信号。因硬件实现原理图较简 单， 此处不再赘述。 ! " % 信号控制处理模块 信号控制处理模块是密码锁设计的关键， 需要完成信号 的检测， 处理和控制输出， 整个控制过程使用状态机来描述。 信号处理模块的状态转换图如图!所示。
系统设置密码后处于初始状态 ? ， 并上锁。按复位键后 : 可返回 ? 状态， 此时允许进行口令设置操作。解锁时， 按解 : 锁键则转换到解锁状态 ? ， 解锁正确即进入开锁成功状态 # ， 系统解锁。按下上锁键后， 系统重新上锁， 回到初始状态 ? % 。若解锁失败， 转换到错误状态 ? ， 并发出弱报警音， 用户 ? : $ 有三次机会重新输入口令； 口令错误次数达到三次进入死锁 状态 ? ， 并发出强报警音。 ! 信号控制处理模块的顶层图如图 % 所示。左边为输入 信号， 右边为输出信号。? 电路内部设 * = @ 为串行脉冲输入， 计一个十进制加法器对串行脉冲计数， 计数值作为口令输 入。 2 3 4 A 9 .为上锁键， ? ) B 为口 5为本模块时钟输入端口。( 令设置确认键， , C D , E 为解锁键， ? ) B =为解锁确认键， , C 为复位键， 它们均为低电平有效。 8 6 9端口的每个上升沿使 得口令显示在消隐状态和显示状态之间切换。解锁错误时， D ( ) C B 输出高电平作为报警信号。系统死锁后， 7 6 F 7 A 9 . G 输出高电平与 D ( ) C B 报警信号共同产生强报警信号。7 4 H ［ ］ 为显示数据输出端口。 ， ! " " " : H 6 3 3 H 9 3分别为输入密码 G G 错误次数和输入口令序号， 为上锁信号， A A . I 2 8 9为消隐 GA
" 电子密码锁原理
" @ " 编码总量的确定 电子密码锁随机开锁成功的概率定义为： ／ ( A & = < 其中 (为随机开锁成功概率， = < 为密码编码总量。显 然要使密码锁保密安全性高， 使 ( 趋于零， = < 应尽可能大， 但= 越大， 相应电路越复杂， 密码的记忆与操作也越麻烦。 < 故= < 应有合理的上限和下限。 下限 = < 1 的选择应使密码落在随机开锁可能成功的操 作时区以外。若每一次开锁操作时间为B ， 为便于做随机试 验， 将= 分为 段并期望在 ／ 段的 ／ < 7 &7 &! 处开锁成功。此 时C ／ ， 则随机开锁试验期望成功的时间为： A & ! 7 < D A= <E ／ 。 B! 7 假定系统设计不考虑误码输入的保护， 密码锁在无保护 的情况下使操作人员任意作随机开锁试验的时间为 < 则 9 =， （ ／ ） ， 其中 F为最低安全系数。即： = < ! 7 E< B EF < 1A 9 = 9 =A （= ／ ） ／ ， 显然若使 = 则< 则使分 < B ! 7 F <!A= < D !< 1E 1， 9 =， 收稿日期： ! " " # $ " % $ & & 作者 万方数据 许琦 女 ! &岁 本科