封装流程介绍
半导体封装主要工艺流程
序号
工艺流程
描述
1
晶圆制备与切割
将晶圆放入划片胶带中，切割成各个单元
2
清洗与准备
清洁载板及清除一切污染物，准备金属载板
3
层压粘合
通过压力来激化粘合膜，将芯片与封装基板粘合在一起
4
导线键合
使用金线或铝线将芯片与封装基板上的引脚连接起来
5
封装
将芯片和导线键合封装在保护壳内，通常使用树脂或塑料
6
固化
对塑封材料进行固化，使其有足够的硬度与强度
7
切割与成型
去除引脚根部多余的塑膜和引脚连接边，再将引脚打弯成所需要的形状
8
清洗与抛光
对封装好的产品进行清洁、抛光等加工
9
标识与打印
根据客户需要，在封装器件表面进行打印，用于识别
10
测试
对封装好的半导体器件进行测试，检验其性能和可靠性
第二章 封装工艺流程
封装工艺的基本流程：
硅片减薄 芯片切割 硅片贴装 芯片互连
打码
上焊锡 切筋成形
成型技术即 （塑料封装） 去飞边毛刺
尹小田
硅片的尺寸越来越大，为了方便制 造、测试和运送过程，厚度增加。
硅片减薄 芯片切割 硅片贴装 芯片互连
成型技术即
打码 上焊锡 切筋成形
（塑料封装） 去飞边毛刺
背面减薄技术有： 磨削、研磨、干式抛光(Dry Polishing)、 化学机械抛光(chemical mechanicai polishing,CMP)、 电化学腐蚀(Electrochemical Etching)、 湿法腐蚀(Wet Etching,WE)、 等离子增强化学腐蚀(Plasma-Enhanced Chemical Etching，PECE) 常压等离子腐蚀(Atmosphere Downstream Plasma
尹小田
（4）玻璃胶粘贴法
方法：用高分子材料聚合物玻璃胶进行芯片粘贴。 工艺：先以盖印、网印、点胶的技术把胶原料涂布在基
板的芯片座中，再把芯片置于玻璃胶上粘贴。
1、多用于陶瓷封装中 2、冷却过程谨慎控制降温的速度以免造成应力破 裂
优3、点增：加可热以、得点到传无导空性隙能、，热可稳以定加性金优属良如的：、箔低、结银合应力、 低湿气含量的芯片粘贴；
尹小田
4、芯片互连
硅片减薄 芯片切割 硅片贴装 芯 切筋成形
（塑料封装） 去飞边毛刺
定义：把电子外壳的I/O引线或基板上的金线焊区与芯片的 焊区相连。
涂布合适的厚度和轮廓的芯片焊盘上进行固化。
1、各向同性材料。
不精确会怎样？
2、导电硅橡胶。
3、各向异性导电聚合物。 导电胶的缺点：热稳定性不好、高温时容易劣化和引发导 目电用的胶于导是中高电：有可胶改机靠中善物度填胶气要充的体求银导充的颗热分封粒性泄装或，漏。银增而薄强降片散低，热产因能品此力的都。 可是靠是度导，电因的此。不
4.封装流程介绍
入出料主要是将导线架 （ Lead Frame）由物料 盘 ） （Magazine）送上输送架 ） （Bar or Bridge）进入模具 ） 内做冲切；在机台中， 内做冲切；在机台中，入出 料机构的夹具动作大多以气 压作动。 压作动 magazine
F/S入料机构和D/T的入料机构大致相同，均以 F/S入料机构和D/T的入料机构大致相同， 入料机构和D/T的入料机构大致相同 magazine作为入料盒 至于出料方式，D/T为 作为入料盒， magazine作为入料盒，至于出料方式，D/T为 magazine， F/S工作行程最后均将IC从导线架 工作行程最后均将IC magazine，而F/S工作行程最后均将IC从导线架 上取出所以，出料机构总共分为二个部份： 上取出所以，出料机构总共分为二个部份： 1.Tray盘 2.Tube管 1.Tray盘 2.Tube管
固化后取出。 固化后取出。
Epoxy Molding Compound
IC塑胶封装材料为热固性环氧树脂 塑胶封装材料为热固性环氧树脂 塑胶封装材料为 (EMC)其作用为填充模穴 其作用为填充模穴(Cavity) 其作用为填充模穴 将导线架(L/F)完全包覆，使銲线好 完全包覆， 将导线架 完全包覆 的芯片有所保护。 的芯片有所保护。
Tie Bar
4.成型（Forming） 4.成型（Forming） 成型 的目的： 的目的：
将已去框（ 将已去框（Singulation） ） Package之Out Lead以连 之 以连 续冲模的方式， 续冲模的方式，将产品脚 弯曲成所要求之形状。 弯曲成所要求之形状。
海 鸥 型 引 脚 插 入 型
Heat Slug Attach
Molding
MD(封胶 封胶) 封胶 (Molding)
3d封装工艺流程
3d封装工艺流程3D封装工艺是一种先进的封装技术，可实现芯片堆叠和三维集成。
以下是3D 封装工艺流程的主要步骤：1. 芯片制备：首先，在硅片上制备出具有不同功能的有源芯片和无源芯片。
这些芯片可以是基于不同材料和工艺制作的，例如CMOS、EEPROM、MOSFET等等。
这些芯片将在后续的工艺流程中用于构建三维集成电路。
2. 基板制备：为了实现芯片的垂直连接，需要使用基板作为支撑和连接材料。
基板通常由高导热性和高电导率的材料制成，例如铜、铝等。
基板上需要制备出凸点和连接线路，以便后续的连接工艺。
3. 芯片贴装：将有源芯片和无源芯片贴装在基板上。
贴装方法可以采用传统的引线键合或倒装焊技术。
在贴装过程中，需要保证芯片的位置和角度精度，以确保后续的连接工艺能够顺利进行。
4. 连接工艺：在贴装完毕后，需要采用引线键合、倒装焊或凸点连接等方法，实现芯片与基板之间的连接。
这些连接方法需要根据不同的应用需求进行选择和优化。
5. 封装保护：在完成连接后，需要采用合适的封装材料和工艺，将整个三维集成电路进行封装保护。
常用的封装材料包括塑料、陶瓷和金属等。
在封装过程中，需要注意保护好内部电路，并确保封装后的可靠性和稳定性。
6. 测试与校准：完成封装后，需要对三维集成电路进行测试和校准。
测试内容可以包括电路性能、电气特性、热特性、机械性能等方面。
根据测试结果进行校准和调整，以保证电路的性能达到预期要求。
以上是3D封装工艺流程的主要步骤。
在实际应用中，根据不同的需求和设计要求，可能还需要进行其他优化和改进。
3D封装工艺的发展为芯片集成和三维集成提供了广阔的应用前景，可以应用于电子器件、通信设备、医疗设备等多个领域。
同时，随着技术的发展和创新，3D封装工艺也将不断得到优化和改进。
芯片封装流程
芯片封装流程芯片封装是指将芯片芯片和其他器件或材料组合在一起，形成一个完整的电子元件，以便更方便地使用和安装。
下面将详细介绍芯片封装的流程。
芯片封装的流程大致分为准备工作、芯片测试、封装材料选择、封装工艺流程、封装测试以及封装后的检测和包装等几个步骤。
首先是准备工作。
在芯片封装前，需要准备好芯片、基板、导线、焊锡球、封装材料等所需的器件和材料。
同时，还需准备好相关的设备和工装，如焊接机、钳子、微镜等。
接下来是芯片测试。
在进行封装前，必须对芯片进行测试，以确认芯片的功能和性能是否正常。
测试过程包括电气特性测试、可靠性测试、耐久性测试等。
只有通过了测试的芯片才会进行封装。
然后是封装材料的选择。
选择合适的封装材料对于芯片封装的成功至关重要。
封装材料要具有良好的导电性、导热性和绝缘性，能够保护芯片免受灰尘、湿气和机械损伤。
常用的封装材料有芯片胶、封装胶、密封胶等。
接下来是封装工艺流程。
封装工艺流程包括焊接、磨砂、切割等多个步骤。
首先是焊接。
将芯片和基板通过焊接机器的热熔处理连接在一起，然后使用焊锡球或焊锡线进行焊接。
之后是磨砂。
为了保证封装后的外观和规格要求，需要对焊接完成的芯片进行磨砂处理，使其表面光滑均匀。
最后是切割。
将封装后的芯片按照需要的尺寸进行切割。
紧接着是封装测试。
封装测试主要是对封装后的芯片进行功能测试、可靠性测试和外观检查。
通过这些测试，可以确保封装后的芯片达到设计要求，并且没有明显的缺陷或损坏。
最后是封装后的检测和包装。
这一步骤主要是对封装后的芯片进行一些必要的检查和包装工作。
检测包括外观检查、尺寸检查、性能检查等。
然后将芯片放入适当的包装盒或袋中，标明相关信息，便于存储和运输。
总结起来，芯片封装的流程包括准备工作、芯片测试、封装材料选择、封装工艺流程、封装测试以及封装后的检测和包装。
每个步骤都非常重要，需要精确操作和仔细检查，以确保封装后的芯片性能和质量达到要求。
芯片封装作为电子产业的重要环节，对于提高芯片的可靠性和稳定性具有重要意义。
qfn封装流程
qfn封装流程QFN封装流程QFN封装（Quad Flat No-leads Package）是一种常用于集成电路封装中的无引脚封装技术，具有体积小、重量轻、良好的散热性能等优点。
本文将介绍QFN封装的流程，包括设计、制造和测试等环节。
设计阶段是QFN封装流程的第一步。
在设计QFN封装时，需要考虑芯片的尺寸、引脚数量和布局，以及封装的材料和工艺要求等因素。
设计人员需要根据芯片的特性和要求，选取合适的封装规格，并进行引脚的布局设计。
同时，还需要设计封装的接触面和散热结构，以确保封装的可靠性和散热性能。
制造阶段是QFN封装流程的第二步。
在制造QFN封装时，首先需要制作封装模具。
模具制作完成后，将芯片放置在模具中，并使用封装材料进行封装。
封装材料通常为导电胶或导热胶，可以提供电气连接和散热功能。
在封装过程中，需要控制好温度和压力，以确保封装的质量和可靠性。
完成封装后，还需要进行外观检查和尺寸测量等工序，以确保封装的准确性和一致性。
测试阶段是QFN封装流程的最后一步。
在测试QFN封装时，需要进行外观检查、电气测试和可靠性测试等多个环节。
外观检查主要是检查封装的外观是否符合要求，包括尺寸、焊盘和引脚等。
电气测试是为了验证封装的电性能是否符合要求，包括输入输出特性、电阻和电容等。
可靠性测试是为了评估封装在不同环境和应力下的可靠性，包括温度循环、湿热循环和冲击等。
QFN封装流程包括设计、制造和测试三个阶段。
在设计阶段，需要考虑封装规格、引脚布局和散热结构等因素。
在制造阶段，需要制作封装模具，并使用封装材料进行封装。
在测试阶段，需要进行外观检查、电气测试和可靠性测试等环节。
通过这些流程，可以确保QFN封装的质量和可靠性，满足集成电路的需求。
封装流程介绍
二. IC各部份名称 三.产品加工流程
四. IC前段封装流程
五. IC后段封装流程
晶片封裝的目的
IC封装是属半导体产业的后段 加工制程，主要是将前制程加工 完成（即晶圆厂所生产）之晶圓 上IC予以分割，粘晶、并加上外 接引脚及包覆。而其成品（封装 体）主要是提供一個引接的介面， 內部电性讯号亦可透过封装材料 (引脚) 将之连接到系统，並提供 矽晶片免于受外力与水、湿气、 化学物之破坏与腐蚀等。
Dejunk/Trim (DT 去胶去纬)
Packing (PK 包装)
传统 IC 封裝流程
Production Technology Center
BGA 封裝流程
Production Technology Center
TE-BGA Process Flow(Thermal Enhanced- BGA)
空 模
放入L/F
合 模
离 模
开 模
注 胶
若以封装材料分类可分为： 1.陶瓷封裝 2.塑料封裝
1.陶瓷封装(CERAMIC PACKAGE)：
适于特殊用途
的IC(例：高频
用、军事通讯 用 )。
2.塑料封裝(PLASTIC PACKAGE)：
适用于大量生产、为目前主流(市场占有 率大约90 %)。
Wire Bond
焊线的目的是将晶粒上的接点以极细的焊线（15~75um）连接到导线架上 之内引脚，藉而将ＩＣ晶粒之电路讯号传输到外界。当导线架从弹匣内传 送至定位后，应用电子影像处理技术来确定晶粒上各个接点以及每一接点 所相对应之内引脚上之接点的位置，然后做焊线之动作。焊线时，以晶粒 上之接点为第一焊点，内接脚上之 接点为第二焊点。首先将金线之端点 烧结成小球，而后将小球压焊在第一焊点上（此称为第一焊，first bond）。 接着依设计好之路径拉金线，最后将金线压焊在第二焊点上（此称为第二 焊，second bond），同时并拉断第二焊点与钢嘴间之金线，而完成一条金 线之焊线动作。接着便又结成小球开始下一条金线之焊线动作。
IC封装流程介绍ppt课件
精选课件ppt
16
去胶/去纬 (Dejunk / Trimming)
去胶/去纬后
去胶/去纬前
精选课件ppt
17
去胶/ (Dejunk)
去胶（Dejunk）的目的：所谓去胶，是指利用机械模具将脚 尖的费胶去除；亦即利用冲压的刀具（Punch）去除掉介于胶 体（Package）与（Dam Bar）之間的多余的溢胶。
一. 二.IC内部结构
三.封装主要流程简介
四.产品加工流程
精选课件ppt
1
简介
In
Out
精选课件ppt
2
封装的目的
IC封装属于半导体产业的后段加工 制程，主要是将前制程加工完成
（即晶圆厂所生产）的晶圆上的IC 予以分割，黏晶、打线并加上塑封
及成型。
其成品（封装体）主要是提供一个
引接的接口，内部电性讯号可通过
Dam Bar
去胶位置
精选课件ppt
18
去纬 (Trimming)
去纬（Trimming）的目的： 去纬是指利用机械模具将脚间金属连接杆切除。
去纬位置
外腳位置
精选课件ppt
19
去框 (Singulation)
去框（Singulation）的目的： 將已完成盖印（Mark）制程 的Lead Frame，以沖模的方 式将Tie Bar切除，使 Package与Lead Frame分开， 方便下一个制程作业。
精选课件ppt
7
晶粒黏贴 (Die Bond)
目的：将晶粒置于框架(Lead Frame) 上，并用银胶(Epoxy)黏着固定。
导线架是提供晶粒一个黏着的位置 (称作晶粒座，Die Pad)，并预设有 可延伸IC晶粒电路的延伸脚。黏晶完 成后之导线架则经由传输设备送至金 属匣(Magazine)内，以送至下一制 程进行焊线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Material
Epoxy Molding Compound
IC塑膠封裝材料為熱固性環氧樹脂 (EMC)其作用為填充模穴(Cavity) 將導線架(L/F)完全包覆，使銲線好 的晶片有所保護。
Lead Frame
Lead Frame稱為導線架或釘架，其 目的是在承載晶片及銲金線用，使 信號得以順利傳遞，而達到系統的 需求。
2.塑膠封裝(PLASTIC PACKAGE)：
適於大量生產、為目前主流(市佔率大 約90 %)。
黑膠-IC
透明膠-IC
IC封裝製程是採用轉移成型 ( TRANSFER MOLDING)之方法，以熱固性環氧樹脂 (EPOXY MOLDING COMPOUND：EMC)將黏晶 (DA)、銲線(W/B)後之導線架(L/F)包覆起來。 封膠製程類似塑膠射出成形( PLASTIC INJECTION MOLDING)，是利用一立式射出機 (TRANSFER PRESS)將溶化的環氧樹脂(EPOXY) 壓入中間置放著L/F的模穴(CAVITY)內，待其
Wafer In
Wafer Grinding (WG研磨)
Wafer Saw (WS 切割)
Die Attach (DA 黏晶)
Epoxy Curing (EC 銀膠烘烤)
Wire Bond (WB 銲線)
Die Coating (DC 晶粒封膠)
Molding (MD 封膠)
Post Mold Cure
一.晶片封裝目的 二.IC後段流程 三.IC各部份名稱 四.產品加工流程 五.入出料機構
晶片封裝的目的
IC構裝係屬半導體產業的後段 加工製程，主要是將前製程加工 完成（即晶圓廠所生產）之晶圓 上IC予以分割，黏晶、並加上外 接引腳及包覆。而其成品（封裝 體）主要是提供一個引接的介面， 內部電性訊號亦可透過封裝材料 (引腳) 將之連接到系統，並提供 矽晶片免於受外力與水、濕氣、 化學物之破壞與腐蝕等。
空模
放入L/F
合模
離模
開模
灌膠
所謂IC封裝( IC PACKAGE )就是將IC晶 片(IC CHIP)包裝起來，其主要的功能與 目的有：
一、保護晶片避免受到外界機械或 化學力量的破壞與污染。
二、增加機械性質與可攜帶性。
IC 封裝成品構造圖
晶片托盤(DIE PAD)
晶片(CHIP)
L/F 內引腳 (INNER LEAD)
熱固性環氧樹脂 (EMC)
L/F 外引腳 (OUTER LEAD) 金線(WIRE)
產品轉角
產品表面 Ejector pin mark
產品前端
產品尾端 Pin 1 產品邊綠 釘腳 腳尖 釘架 肩部
1.去膠（Dejunk）的目的：
所謂去膠，是指利用機械模具將大腳間的廢膠去除； 亦即利用沖壓的刀具（Punch）去除掉介於膠體 （Package）與障礙槓（Dam Bar）之間的多餘膠體。
(PMC 封膠後烘烤)
Dejunk/Trim (DT 去膠去緯)
Solder Plating (SP 錫鉛電鍍)
Top Mark (TM 正面印碼)
Forming/Singular (FS 去框/成型)
Lead Scan (LS 檢測)
Packing (PK 包裝)
傳統 IC 封裝流程
Production Technology Center
Die Bond Plasma
Wire Bond
Epoxy Dispensing
Ball Placement
Plasma
Heat Slug Attach
Molding
MD(封膠) (Molding)
BM(背印) (Back Mark)
PMC(烘烤) (Post Mold Cure)
F/S(成型/去框)
去緯位置
外腳位置
3.去框（Singulation） 的目的：
將已完成蓋（Mark）製 程的Lead Frame，以沖 模的方式將聯結桿（Tie Bar）切除，使Package 與Lead Frame分開，方 便下一個製程。
Tie Bar
4.成型（Forming）
海
的目的：
鷗
將已去框（Singulation） 型
去膠/去緯 (Dejunk / Trimming)
去膠/去緯後
去膠/去緯前
海 鷗 型
插 入 引 腳 型 成型前 J 型
傳統IC 成型 Forming
Forming punch
Forming anvil
BGA 封裝流程
Production Technology Center
TE-BGA Process Flow(Th
2.去緯（Trimming）的目的：
去緯是指利用機械模具將大腳間金屬連接桿切除。由於導線架 （Lead Frame）內腳（Inner Lead）已被膠餅（Compound） 固定於Package裡，利用Punch將Dam Bar切斷，使外腳（Out Lead）與內部線路導通，成為單一通路而非相互連接。
(Form/Singulation)
TM(正印) (Top Mark)
MC(烘烤) (Mark Cure)
LS(檢測)
(lead Scan)
F/T(功能測試)
(Function/Test)
D/T(去膠/去緯) (Dejunk/Trim)
SP(電鍍)
(Solder Panting)
PK(包裝) (Packing)
Package之Out Lead以連
續沖模的方式，將產品腳
引 腳
彎曲成所要求之形狀。
插
入
型
J 型 成型前
F/S產品之分別，在傳統IC加工中，依照腳的 型狀來區分有以下幾種：
1. 引腳插入型：以P-DIP（P1）為主。
2.海鷗型：以QFP、TSOP、 TSSOP、 SOP 、 LQFP等產品為主。
3.J型腳：以PLCC、SOJ等產品為主。
入出料主要是將導線架 （ Lead Frame）由物料 盤 （Magazine）送上輸送架 （Bar or Bridge）進入模具 內做沖切；在機檯中，入出 料機構的夾具動作大多以氣 壓作動。
WIRE BOND (WB)
PREMOLD-BAKE (PB)
MOLDING (MD)
POST-MOLD-CURE (PMC)
DEJUNK/TRIM (DT)
若以封裝材料分類可分為：
1.陶瓷封裝
2.塑膠封裝
1.陶瓷封裝(CERAMIC PACKAGE)：
適於特殊用途 之IC(例：高頻 用、軍事通訊 用)。