第14章 触发器和时序逻辑电路1
电子技术基础-触发器和时序逻辑电路
常用集成边沿触发器有： 双JK边沿触发器：CT3112/4112、CT2108等。 单JK边沿触发器：CT2101/2102（下降沿触发）、CT1070（上 升沿触发）。
8.2.1 时序逻辑电路的概述
时序逻辑电路：含有具有记忆能力的存储器件，任何一个 时刻的输出状态不仅取决于当时的输入信号，还与电路的原状 态有关。
X1
Y1
Xn
组合逻辑电路
Ym
… …
… …
Q1
W1
存储电路
Qj
Wk
8.2.2 时序逻辑电路的分析 步骤：
（1）由逻辑图写出方程式（时钟方程、输出方程、 驱动方程、状态方程）。 （2）列写状态转换真值表。
3.有记忆功能：在无外来触发信号作用时， 电路将保持原状态不变。
4.有计数功能：来一个计数脉冲，电路翻转 一次，计数一次。
5.缺点:计数时存在空翻问题。
8.1.3 JK触发器
一种功能完善，应用极广泛的电路。 Q Q
1.电路组成
两个可控 RS触发器通过一源自从触发器个非门(反相器)相连,分别称
SCR
主触发器和从触发器。
111
0
111
000
1
(6)状态图
(7)时序图
2.异步时序电路分析举例
例8.5 图示为74LS290主体电路，试分析这部分电路的逻 辑功能。
[解] (1)三个异步触发的下降延JK触 发器：CPB控制FF0的CP，Q1控 制FF1的CP，Q2控制FF2的CP。
14电路
开关电路
D + ui =0V － RL + uoo u －
ui =5V 时的等效电路
ui =0V 时的等效电路
第14章 逻辑门电路
**************************************************************
二、三极管的开关特性
Rc Rb
+VCC iC
2、或逻辑（或运算） 意义：当决定事件（Y）发生的各种条件（A，B)中，只要有 一个或多个条件具备，事件（Y）就发生。 表达式为：
Ｙ＝Ａ+Ｂ
A
真值表
例：开关A，B并联控制灯泡Y
B E 电路图
Y
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
两个开关只要有一个接通，灯就会亮。
L=AB
第14章 逻辑门电路
第14章 逻辑门电路
**************************************************************
2、二极管或门
5V A D1 0V B D2 R Y
真值表
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 1
3kΩ
逻辑符号：
A B
≥1
Ｙ＝Ａ+Ｂ
第14章 逻辑门电路
c
iB(μ A)
iC (mA)
直流负载线
80μ A
b iB
uo
饱 和 区
VCC Q2 Rc Q
放 区 大
60μ A 40μ A 20μ A
ui
e
0 工作原理电路 0.5
Q1 i =0 B
时序电路逻辑功能描述方式
时序电路逻辑功能描述方式时序电路是一种电子电路，其逻辑功能在不同时间点上发生变化。
在时序电路中，电路的输出不仅依赖于当前的输入信号，还依赖于过去的输入信号和电路的内部状态。
时序电路通常由触发器（Flip-Flop）和组合逻辑门组成。
触发器是一种存储元件，可以存储一个二进制位的状态。
组合逻辑门通过将触发器的输出连接起来，并根据输入信号的条件决定是否改变触发器的状态。
通过这种方式，时序电路可以实现复杂的逻辑功能。
为了描述时序电路的逻辑功能，我们可以使用状态图、状态表和状态方程等方式。
状态图（State Diagram）是时序电路的一种图形表示方法。
它通过节点和有向边来表示电路的不同状态和状态之间的转换关系。
每个节点表示一个电路的状态，每条边表示一种条件下的状态转换。
状态图可以直观地描述时序电路的逻辑功能。
状态表（State Table）是时序电路的一种表格表示方法。
它列出了电路的每个状态和每个状态下的输出。
状态表通常包括当前状态、下一个状态和输出信号等列。
状态表可以清晰地描述电路的逻辑功能，并方便进行状态迁移和输出信号的计算。
状态方程（State Equation）是时序电路的一种数学描述方法。
它通过逻辑代数或布尔代数的形式表示电路的当前状态、输入信号和输出信号之间的关系。
状态方程可以使用逻辑门的真值表或卡诺图来推导得到。
在描述时序电路的逻辑功能时，我们通常需要确定以下几个方面的内容：1.电路的输入信号：输入信号是时序电路的触发条件，决定触发器状态的改变。
输入信号可以是外部输入，如开关和按钮，也可以是其他逻辑电路的输出。
2.电路的内部状态：内部状态是触发器的状态，它存储了电路的前一时刻的信息。
内部状态可以是一个或多个触发器的组合。
3.电路的输出信号：输出信号是根据当前输入信号和内部状态计算得到的结果。
输出信号可以是一个或多个逻辑电平。
4.电路的逻辑功能：逻辑功能是指输入信号和输出信号之间的关系，在不同的状态和条件下，输出信号如何发生改变。
时序逻辑电路知识要点复习
《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。
时序逻辑电路具有记忆功能。
2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。
（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。
（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。
计数器、寄存器都属于时序逻辑电路。
3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。
二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。
（2）计数器的组成：由触发器和门电路组成。
2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。
3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。
3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。
4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。
在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。
第14章触发器和时序逻辑电路-习题
第14章 触发器和时序逻辑电路A 选择题14.1.1 触发器如图14.01所示，设初始状态为0，则输出Q的波形为图14.02中的（ ）。
图14.01 习题14.1.1的图 图14.02 习题14.1.1的图14.1.2 触发器如图14.03所示，设初始状态为0，则输出Q的波形为图14.04中的（ ）。
图14.03 习题14.1.2的图 图14.04 习题14.1.2的图14.1.3 图14.05所示的触发器具有（ ）功能。
（1）保持 （2）计数 （3）置1图14.05 习题14.1.3的图14.1.4 在图14.06所示的电路中，触发器的原状态Q1Q0＝01，则在下一个CP作用下，Q1Q0为（ ）。
（1）00 （2）01 （3）10图14.06 习题14.1.4的图 图14.07 习题14.1.5的图14.1.5在图14.07所示的电路中，触发器的原状态Q1Q0＝00，则在下一个CP作用下，Q1Q0为（ ）。
（1）00 （2）01 （3）1014.3.1 图14.08所示的是（ ）计数器。
（1）七进制 （2）八进制 （3）九进制图14.08 习题14.3.1的图14.4.1 由555定时器组成的单稳态触发器如图14.4.2（a）所示，若加大电容C的电容值，则（ ）。
（1）增大输出脉冲u0的幅度（2）增大输出脉冲u0的宽度（3）对输出脉冲u0无影响14.4.2 由555定时器组成的多谐振荡器如图14.4.3（a）所示，欲使振荡频率增高，则可（ ）。
（1）减小C （2）增大R1,R2 （3）增大U CCB基本题14.1.6 当基本RS触发器D R和D S端加上图14.09所示的波形时，试画出Q端的输出波形。
设初始状态为0和1两种情况。
14.1.7 当可控RS触发器CP，S和R端加上图14.10所示的波形时，使画出Q端的输出波形。
设初始状态为0和1两种情况。
图14.09 习题14.1.6的图 图14.10 习题14.1.7的图14.1.8 当主从型JK触发器的CP，J、K端分别加上图14.11所示的波形时，试画出Q端的输出波形。
触发器和时序逻辑电路
(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一种时钟脉冲才翻转，故 J1 = K1 = Q0 ；
大家网：
(3) 第三位触发器 FF2 ，在 Q1= Q0 = 1 时再来一种时钟脉冲才翻转，故 J2 = K2 = Q1Q0 ；
大家网：
只有当初钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端旳输入状态 来决 定其输出状态。
触发器置R和D0 或置是S1直D，接一置般0用和于直置接初置态1。端在，工就作是过不程经中过它时们钟处脉于冲1 旳态控。制能够对基本
可控 RS 触发器旳逻辑式
Q S CP Q ，
可分四种情况分析CP = 1 时触 发器旳状态转换和逻辑功能，如右 表所示。
转一次，即
，具有计数功能。
SD
S
Q
D
1D
CP
C1
Q
RD
R
Q Q n1
n
上升沿 D 触发 器图形符号
1D
Q
CP
C1
Q
D 触发器转换 为 T 触发器
大家网：
返回
14.2 寄存器
寄存器用来临时存储参加运算旳数据和运算成果。
14.2.1 数码寄存器
下图是由 D 触发器(上升沿触发)构成旳四位数码寄存器，这是并行输入/并行 输出旳寄存器。工作之初要先清零。
时序逻辑电路旳特点：它旳输出状态不但决定于当初旳输入状态，而且还与电 路旳原来状态有关，也就是时序逻辑电路具有记忆功能。
触发器是时序逻辑电路旳基本单元。
大家网：
14.1 双稳态触发器
14.1.1 RS 触发器
【电工基础知识】时序逻辑电路
【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。
在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。
这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。
换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。
从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。
（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。
时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。
⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。
按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。
寄存器的功能是存储，它是由具有存储功能的组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。
[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。
基本寄存器只能并⾏送⼊数据，也只能并⾏输出。
移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。
[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。
通常都是由各种触发器和门电路来构成的。
2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。
3、在实际中，通常使⽤集成寄存器。
本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。
4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。
《电工与电子技术》考试【 触发器和时序逻辑电路】题目类型【问答题】难度【易】
为什么触发器能寄存0或1？
答案：
因为
问题【3】删除修改
基本RS触发器、钟控触发器和边沿触发器在什么时候会因为干扰而可能产生误动作？
答案：
基本RS触发器在任何时候都会受干扰而产生误触发；钟控触发器在CP脉冲高电平期间会因干扰而误触发；而边沿触发器只有在CP脉冲上升沿或是下降沿时才会受干扰产生误触发。
问题【4】删除修改
触发器的逻辑功能有哪几种描述方法？
答案：
触发器的逻辑功能的描述方法有：真值表法；逻辑函数表达式；真值表法；波形图法和状态转换图法等5种。
问题【5】删除修改
钟控触发器的电路结构型式，逻辑功能及触发方式三者之间有什么关系？逻辑功能相同的触发器，触发方式是否相同？
答案：
电路结构不同，逻辑功能和触发器方式便可能不同。但同一种逻辑功能的触发器，可以采用不同的电路结构，便有不同的触发方式。因此，逻辑功能相同的触发器，触发方式不一定相同。
问题【9】删除修改
什么是并行输入、串行输入、并行输出、串行输出？
答案：
并行输入，即当寄存指令来到时，待寄存的各位数据同时存放到各位触发器；串行输入，即在移位脉冲的作用下，待存数据逐位向左或向右移入各触发器；并行输出，即当取指指令来到时，被存放的数据同时在各位触发器的输出端取出；串行输出，即在移位脉冲的作用下，被存数据由最高位或最低位逐位取出。
问题【10】删除修改
什么是异步计数器，什么是同步计数器两者有什么区别？
答案：
异步计数器，即计数脉冲不是同时加到各位触发器的C端，因此各位触发器的翻转有先后次序，即是异步的。同步计数器，即计数脉冲是同时加到各位触发器的C端，因此各位触发器的翻转和计数脉冲同步。同步计数器运算速度快，可靠性高。而异步计数器不仅运算速度慢，而且可能产生误码，如由状态“0111”变到“1000”的过程实际上是111→0110→0100→0000→1000。同步计数器则在同一时刻由0111→1000。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q 1 Q 1
(4) S =1，R= 1 ， 违背逻辑关系， 违背逻辑关系， 应避免
总目录 章目录 返回 上一页 下一页
& 1
G4
&
G2
3. 可控 RS 触发器状态表
CP 0 S R Qn 0 1 0 1 0 1 0 1 0 1 Qn+1 0 0 1 1 0 1 0 1 × × 功能 保持 置“1” 置“0” 保持 禁用
仍为下降 沿翻转 D 1 SD J CP K RD
S 1J C1 1K R
Q
当D=1时，即J=1， 时 ， K=0，在CP的下降沿 ， 的下降沿 触发器翻转为 翻转为“ 态 触发器翻转为“1”态； 当D=0时，即J=0， 时 ， K=1，在CP的下降沿 ， 的下降沿 触发器翻转为 翻转为“ 态 触发器翻转为“0”态；
2. 状态表
D 0 1 Qn 0 1 0 1 Qn+1 0 0 1 1 0 1 功能 置“0” 置“1”
例：画出 工作波形图。 工作波形图。
C D
Q
总目录 章目录 返回 上一页 下一页
特性方程： 特性方程：Qn+1 = D
14.1.4 触发器逻辑功能的转换 1. 将JK触发器转换为 D 触发器 JK触发器转换为
& RD 0
G2
总目录 章目录 返回 上一页 下一页
(2) SD=0，RD = 1 ，
置“1” 若触发器原态为“ 若触发器原态为“0” 态
SD 0 &
G1
若触发器原态为“ 若触发器原态为“1” 态
SD 0 &
G1
Q 1 1 Q 0 0
Q 0 1 Q 1 0
1 RD 1
&
G2
1 RD 1
&
G2
总目录 章目录 返回 上一页 下一页
CP RD 清零
Q2 Q D F2 Q
Q1
Q0 Q D F0 Q
Q D F1 Q (b)
CP RD 清零
总目录 章目录 返 Q (a)
Q0 Q D F0 Q
二 进 制 数 Q2 Q1 Q0
CP RD 清零
总目录 章目录 返回 上一页 下一页
14.3.1 二进制计数器 1. 异步二进制加法计数器 (1) 电路结构(以三位计数器为例) 电路结构(以三位计数器为例)
Q2 Q J F2 Q K Q1 Q J F1 Q K Q0 Q J F0 Q K
J、Ｋ悬空表示 J=1、K=1
CP 计数脉冲 RD 清零
时钟脉冲不是同时加到触发器上——异步 时钟脉冲不是同时加到触发器上——异步 翻转条件： 翻转条件： F0：来一个时钟翻转一次 F1： Q0由1→0 F2： Q1由1→0 总目录 章目录
×× 1 0 0 1 0 1
1 0 1
总目录 章目录 返回 上一页 下一页
触发器的输出波形。 例1：画出可控 R－S 触发器的输出波形。 ：
C S R Q 0 Q 1 不定 不定
总目录 章目录 返回 上一页 下一页
14.1.2 JK触发器 JK触发器 1. 逻辑符号 有些输入端不止一个： 有些输入端不止一个：
SD
&
G1
Q
跳转
& RD
G2
Q 跳转
跳转
跳转
总目录 章目录 返回 上一页 下一页
(1) SD=1，RD = 0 ，
置“0” 若触发器原态为“ 若触发器原态为“0” 态 1
& 1
G1
SD
若触发器原态为“ 若触发器原态为“1” 态1 &
1
G1
Q 1 0
SD
Q 0 0 Q 1 1
& RD 0
G2
Q 0 1
Q = 0，Q = 1 “0”态(复位状态) “0”态 复位状态) Q = 1，Q = 0 “1”态(置位状态) “1”态 置位状态)
总目录 章目录 返回 上一页 下一页
2. 工作原理
原来的状态， 令Qn：原来的状态，原态 Qn+1：新的状态，次态 新的状态，
输入 SD RD Qn 0 1 0 1 0 1 0 1 1 0 0 1 0 1 0 1 输出 Qn+1 0 0 1 1 0 1 × × 功能 置“0” 置“1” 保持 禁用
G1
Q
&
G4
&
G2
Q
SD，RD 用于预置触 发器的初始状态。 发器的初始状态。 工作过程中应处于 高电平， 高电平，对电路工作 状态无影响。 状态无影响。
当CP = 0时 时 当CP = 1时 时
R，S 输入状态不起作用， 输入状态不起作用， 触发器状态不变 触发器状态由R 触发器状态由R，S 输入状态决定。 输入状态决定。
1 0 0 1
0 1 0 1 0 1 0 1
逻辑符号： 逻辑符号：
0 SD RD S R Q Q 1
高电平有效
总目录 章目录 返回 上一页 下一页
二、可控 RS 触发器 1. 逻辑图(电路结构) 逻辑图(电路结构)
SD S CP & R
G4
逻辑符号： 逻辑符号：
&
G1
&
G3
Q
&
G2
Q
SD S CP R RD
SD J CP K RD S 1J C1 1K R Q
SD J1 J2 CP K1 K2 RD S
& 1J
Q
Q
C1 & 1K R
Q
时钟下降 沿翻转
J = J1 J 2
K = K1K 2
总目录 章目录 返回 上一页 下一页
2. 状态表
CP J 1 0 (下降沿 (下降沿) 下降沿) 0 1 0 1 K 0 1 Qn 0 1 0 1 0 1 0 1 Qn+1 1 1 0 1 0 1 1 0 Qn 功能 置“1” 置“0” 保持 计数
& 1
G4
&
G2
触发器置“ 触发器置“0”
总目录 章目录 返回 上一页 下一页
当CP = 1时 时
S CP R 1 0 SD 1 &
G3
& 1 1 RD1 SD 1
G1
Q
(3) S =0，R= 0 ， 触发器状态不变 触发器状态不变
& 0 1 1
G4
&
G2
Q
S CP R
&
G3
& 0 0 RD1
G1
(3) SD=1，RD = 1 ，
保持 若触发器原态为“ 若触发器原态为“0” 态
SD 1 &
G1
若触发器原态为“ 若触发器原态为“1” 态
SD 1 &
G1
0 1 RD 1
Q 1 1 Q 0 0
1 0 RD 1
Q 0 0 Q 1 1
&
G2
&
G2
总目录 章目录 返回 上一页 下一页
(4) SD=0，RD = 0 ，
(3) 状态表
计数 脉冲 0 1 2 3 4 5 6 7 8 二进制数 Q2 Q1 Q0 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0
F2 Q0 = Q1 = 1 J2 =K2 = Q1Q0
总目录 章目录 返回 上一页 下一页
(3) 工作波形
总目录 章目录 返回 上一页 下一页
14.1 双稳态触发器
14.1.1 RS 触发器 一、基本 RS 触发器 1. 逻辑图(电路结构) 逻辑图(电路结构) 直接置 SD 位端 直接复 RD 位端 两个稳态
&
G1
&
G2
两 Q 互 补 输 Q 出 端
逻辑符号： 逻辑符号：
SD RD S R Q Q
低电平有效
1 Qn 0
Q
若将T 接至高电平(T=1)，则变成 触发器。 若将 接至高电平 ，则变成T' 触发器。 3. 将D触发器转换为 T' 触发器
1D CP C1 Q Q
总目录 章目录 返回 上一页 下一页
14.3 计数器
计数器是数字电路和计算机中广泛应用的一种逻辑 部件，可累计输入脉冲的个数，可用于定时、分频、 部件，可累计输入脉冲的个数，可用于定时、分频、 时序控制等。 时序控制等。 分类： 分类： 1、按计数器的触发器是 同步计数器 否同时翻转 2、按计数器的数 字增减方式 3、按计数器中数 字的编码方式 异步计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 二-十进制计数器 循环码计数器 循环码计数器
1 C Q0 Q1 Q2 2 3 4 5 6 7 8
各触发器状态的变换和计数脉冲同步
总目录 章目录 返回 上一页 下一页
例1：分析如图所示两个逻辑电路的逻辑功能。 分析如图所示两个逻辑电路的逻辑功能。 设初始状态为“000”。 设初始状态为“000”。
Q2 Q D F2 Q Q1 Q D F1 Q (a) Q0 Q D F0 Q
Q J F2 Q K
Q J F1 Q K
Q J F0 Q K RD 清零
CP 计数脉冲
时钟脉冲同时加到各个触发器上——同步 时钟脉冲同时加到各个触发器上——同步
总目录 章目录 返回 上一页 下一页
(2) 逻辑关系
触发器翻 转条件 每输入一 F0 CP翻一次 翻一次 F1 Q0 =1 J、K端逻 辑表达式 J0 =K0 =1 J1 =K1 = Q0 又称驱 动方程
第14章 触发器和时序逻辑电路 14章
14.1 双稳态触发器 *14.2 寄存器 14.3 计数器 *14.4 555定时器及其应用 555定时器及其应用 *14.5 应用举例