第3章4 cmos
成都理工大学 数字电子基础第三章TTL和CMOS电路
电源VCC（+5V）
外形
地GND
管脚
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
2.或非门
有1出0，全0出1
T2与T2'形成或 逻辑关系 ABA为为 、高高B都电电为平平低时时电，，
T通 输 T通 输 平 同 截22、 ′， 出 ， 出 时 止时、T截 ，TYTY，T544为 为5同截 截止TT同42低 低时止 止、 导，时电 电导， ，T通T导25平 平′，。 。
vo
t pd 2 (t pdLH t pdHL )
原因
结电容（D和T）的存在 o
分布电容的影响
50% t
tpdHL
50% t tpdLH
§3.5.5 其他类型的TTL门电路
一. 其他逻辑功能的门电路
1. 与 非 门
Y (A B)
输入端改成多发 射极三极管
TTL集成门电路的封装：
双列直插式
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
相当于断开的开关，vO≈vDD.
当vI>VGS(th)且vI继续升高时，MOS管工作在可变 电阻区。MOS管导通内阻RON很小，D-S间相当于闭合
的开关,vO≈0。
四、MOS管的四种基本类型
D
D
G
S N沟道增强型
G
S N 沟道耗尽型
D
G S
P 沟道增强型
D
G S
P 沟道耗尽型
在数字电路中，多采用增强型。
一、TTL反相器的电路结构和工作原理
输入级 倒相级 输出级
称为推拉式 电路或图腾 柱输出电路
二、电压传输特性
1.3V 0.6V
华中科技大学CMOS拉扎维第三章课后作业中文答案
3．1分析：对于PMOS 和NMOS 管二极管连接形式的CS 放大电路，最大的区别在于PMOS 做负载无体效应，所以这里应该考虑g mb 的影响。
同时，由于L=0.5，沟道长度比较短，所以，沟长调制效应也应该考虑进去。
2441401034.11099.31085.8350μμ2V A t C OX sio nOX n ---⨯=⨯⨯⨯⨯=∙=εε 同理 25p 10835.3μV A C OX -⨯=∵ 5.0501=⎪⎪⎭⎫⎝⎛L W 5.0102=⎪⎪⎭⎫ ⎝⎛L W A I I D D m 5.021== ∴ K I r DN o o 201r 21===λ()()22222n 2121DS N TH GS ox D V V V L W C I λμ+-⎪⎪⎭⎫ ⎝⎛= V O = 1.46V V A I LWC D OX m /106.32g 31-⨯==μ VA m /1063.1g 32-⨯=V A V g SBF m m /1038.222g 422b -⨯=+=φγ输出电阻:Ω=++=-508//g 1R 11222o o mb m OUT r r g∴增益 85.1g A 1-=-=OUT m V RM2换为PMOS 管，则可忽略M2的体效应，同理可得Ω=+=-974//g 1R 1122o o m OUT r r∴增益 85.0g A 1-=-=OUT m V R3.2 （a ）∵ 5.0501=⎪⎪⎭⎫⎝⎛L W 2502=⎪⎪⎭⎫ ⎝⎛L W A I I D D m 5.021== ∴ K I DN o 201r 1==λ K I DP o 101r 2==λ又 2401034.1μμ2V A t C OXsion OX n -⨯=∙=εε∴ V A I LWC D OX m /106.32g 31-⨯==μ∴增益 ()4.24//r g A 211-=-=o o m V r（b ）求输出电压的最大摆幅及求输出电压最大值与最小值之差 分析可知，当M1管处于临界三极管区时输出电压有最小值V omin ，此时有：11TH GS DS OUT V V V V -==()()DS N TH GS ox D V V V L W C I λμ+-⎪⎪⎭⎫ ⎝⎛=121211n 有以上两式可推得 V omin =0.27当M2管处于临界三极管区是输出电压有最大值V omax ，同理有：()()SDP TH GS ox D V V V L W C I λμ+-⎪⎪⎭⎫ ⎝⎛=121222pV SDMIN = 0.99 ∴ V omax = V DD -V SDMIN = 2V ∴输出电压的最大摆幅为V omax - V omin = 1.73V3.3 （a ）∵5.050=⎪⎪⎭⎫⎝⎛L W A I D m 11= Ω=K R D 2∴K I DN o 101r ==λK R D o O U T 66.1//r R 1==V A I LWC D OX m /1018.52g 31-⨯==μ∴ 增益 86.0g A 1-=-=OUT m V R （b ）∵M1工作在线性区边缘 ∴ TH GS DS OUT V V V V -==1()DO U TDD THGS ox D R V V V V L W C I -=-⎪⎪⎭⎫ ⎝⎛=21n 21μ由以上两式可得 V V GS 13.1= ， A I D 3-1028.1⨯= ∴K I DN o 8.71r ==λ∴ 增益 ()34.9//r g A 1-=-=Do m V R（c ）各区域主要由DS V 决定，进入线性区50mV 即三极管临界区的DS V 减小50mV ∵ 临界区的V R I V V D D DD DS 44.0=-= 所以进入线性区50mV 时的DS V =0.39V∴A R V V I DDSDD D 3103.1-⨯=-==∴ ()()V V V V V V L W C I GS DS DS TH GS ox D 14.122121n =⇒--⎪⎪⎭⎫ ⎝⎛=μ又∵ 三极管区 19.5g 1n =⎪⎪⎭⎫⎝⎛=DS ox m V L W C μ()K R V V V L W C V I R O DS TH GS ox DS D O28.111n 1=⇒--⎪⎪⎭⎫⎝⎛=∂∂=-μ ∴增益 ()4//R g A -=-=Do m V R3.12分析：已知各支路电流及M1宽长比，可求得M1过驱动电压即out V ，从而由M2的gsV 及电流可求得其宽长比。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
第三章-CMOS门电路
3.3.1 MOS管的开关特性 第一页 上一页 下一页
最后 一页
结束 放映
BJT是一种电流控制元件(iB~ iC)，工作时，多数 载流子和少数载流子都参与运行，所以被称为双极型 器件。
MOS管是一种电压控制器件(uGS~ iD) ，工作时， 只有一种载流子参与导电，因此它是单极型器件。
MOS管因其制造工艺简单，功耗小，温度特性好， 输入电阻极高等优点，得到了广泛应用。
3.3.3 其它类型的CMOS门电路
第一页 上一页 下一页
最后 一页
结束 放映
1. 其他逻辑功能的CMOS门电路（P91~93）
在CMOS门电路的系列产品中，除了反相器外常用的还 有与门、或门、与非门、或非门、与或非门、异或门等 。 2. 漏极开路的门电路（OD门）
如同TTL电路中的OC门那样，CMOS门的输出电路结 构也可做成漏极开路（OD）的形式。其使用方法与TTL的 OC门类似。
强。
原因：TTL的输出电阻小。5mA内 变化很小IOH
实际只有0.4mA
21
3.3.4 CMOS反相器的动态特性（门电第路一页状上态一页切下一换页 时最一后页
结束 放映
所呈现的特性）
tPLH：输出由低电平变为高电平的传输延迟时间 tPHL：输出由高电平变为低电平的传输延迟时间
22
CMOS反相器传输延迟的原因：
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路（OD门）（Open-Drain）
VDD1
内部逻辑 A B
VDD2 使用时必须外接上拉电阻
D vO
G
TN•
S
RL
Y=(AB)'
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
拉扎维模拟CMOS集成电路设计第三章作业答案详解完整版教程解析
拉扎维模拟CMOS集成电路设计第三章作业答案详解完整版教程解析1. 引言在拉扎维模拟CMOS集成电路设计第三章的作业中，涉及了多个内容，包括放大电路、反馈放大电路、功率放大电路等。
本文将对这些内容进行详细的解析和讲解，并给出相应的答案。
2. 放大电路放大电路是电子电路中非常常见且重要的一种电路结构。
在本章的作业中，我们需要设计一个放大电路，并回答一些相关问题。
2.1 放大电路设计根据作业要求，我们需要设计一个放大电路，输入信号为正弦波，放大倍数为10倍。
我们可以选择使用CMOS集成电路来实现这个放大电路。
首先，我们需要根据放大倍数和输入信号的幅度来确定CMOS放大电路的电路参数。
在设计过程中，我们需要考虑一些关键因素，包括电流源、负反馈电阻等。
其次，我们可以选择合适的电路拓扑结构，例如共源共栅放大电路、共源共漏放大电路等。
根据实际情况，我们可以选择合适的电路结构。
最后，我们需要进行电路参数的计算和电路的仿真。
通过计算和仿真，我们可以得到放大电路的性能指标，例如增益、截止频率等。
2.2 放大电路问题解答在作业中，还需要回答一些问题，例如输入电阻、输出电阻、频率响应等。
针对这些问题，我们需要根据放大电路的拓扑结构和电路参数做相应的计算和分析。
例如，输入电阻可以通过计算输入端的电流和电压之比得到；输出电阻可以通过计算输出端的电流和电压之比得到；频率响应可以通过对放大电路进行交流分析得到。
总的来说，放大电路的设计和问题解答需要综合考虑多个因素，包括电路参数、电路结构、输入信号的幅度、负载等。
需要进行一系列的计算和仿真，以得到满足要求的电路性能。
3. 反馈放大电路反馈放大电路是一种常见的电路结构，它可以通过引入反馈回路来改善电路性能，例如增益稳定性、线性度等。
在作业中，我们需要设计一个反馈放大电路，并回答一些相关问题。
3.1 反馈放大电路设计根据作业要求，我们需要设计一个反馈放大电路，输入信号为正弦波，放大倍数为20倍。
中文版拉扎维cmos模拟答案第三章
第三章3.3(a)113150,20.511100.1105000||10||23D o D out o D W R k L r k I R r R k k -⎛⎫==Ω,λ=0, ⎪⎝⎭===Ω,λ⨯===Ω,311 5.181210,8.6353,m v m out g A g R -==⨯=-∙=-(b) M 1工作在线性区的边缘时，()()3312112430.7,30.7 3.7,2102101,23.71 1.34225101000.721021.137out GS TH GS DD out GS GSD D n OXGS TH D GS GSGS V V V V V V V V I R W I C V V L V V V V----=-=---+-===⨯⨯⎛⎫=μ- ⎪⎝⎭-∴=⨯⨯⨯-⨯∴= ∴此时，()24311 1.34225101001.1370.7 1.28151102D I A --=⨯⨯⨯-=⨯31313333113 5.865310,17.8100.1 1.2815110(||) 5.865310(7.810||210)9.337432 1.2815100.4369m o v m o D Dsat g r A g r R V V----==⨯==⨯Ω⨯⨯=-=-⨯⨯⨯==-⨯⨯=，(c) M 1进入线性区50mV 时，()33332150100.436950100.3869,30.3869 1.306510,210,2DS Dsat DD DS D D DS D n OXGS TH DS V V V V V I R V W I C V V V L ---=-⨯=-⨯=--===⨯⨯⎡⎤⎛⎫=μ-- ⎪⎢⎥⎝⎭⎣⎦()()234114311140.30691.306510 1.34225101000.70.3869,21.145,,1.34225101000.3869 5.194210,,11.34225101GS GS D m n OX DS GS m Don n OXGS TH DS DSon V V V I W g C V V L g I W R C V V V V L R ------⎡⎤⨯=⨯⨯--⎢⎥⎣⎦⇒=∂⎛⎫==μ ⎪∂⎝⎭∴=⨯⨯⨯=⨯∂⎛⎫==μ-- ⎪∂⎝⎭⇒=⨯⨯()()3333 1.283510,001.1450.70.38695.194210 1.283510||2104v A -=⨯Ω--=-⨯⨯⨯=-3.15(a) 设V in =0时M 1工作在饱和区。
第3章CMOS集成电路工艺与版图
英特尔65纳米双核处理器的扫描电镜(SEM)截面图
常用图层 版图图层名称 Nwell Active Pselect Nselect Poly cc Metal1 Metal2 Via 含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
注意：
不同软件对图层名称定义不同； 严格区分图层作用。
“混合棒状图”法：
矩形代表有源区(宽度不限)； 实线代表金属； 虚线代表多晶硅；
“×”代表引线孔。其它层次不画,
通常靠近电源vdd的是P管，靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b
练习
三输入与非门、或非门棒状图
8、MOS管阵列的版图实现
(1) MOS管的串联。 N1的源、漏区为X和Y，N0的源、漏区为Y和Z。 利用源漏共用，得到两个MOS管串联连接的版图。 电路图
N1和N0串联版图
N1、 N0版图
任意个MOS管串联。 例如3个MOS管串联的版图。
电路图
版图
（2）MOS管并联(并联是指它们的源和源连 接，漏和漏连接，各自的栅还是独立的。) 栅极水平放置
对管
缓冲器中的一级反相器
运放对管
大尺寸器件存在的问题： 寄生电容； 栅极串联电阻
大面积的栅极与衬底之间有氧化 层隔绝，形成平板电容
栅电压降低
细长的栅极存在串联电阻，导 致栅极两端电压不同
MOS管寄生电容值
C W L C0
MOS管栅极串联电阻值
R W / L R
S G
衬底材料导电性较差，为了保证接触的效 果，需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻，形成接触区。 衬底半导体材料要与电极接触，同样需要 引线孔（CC）；
第三章-MOS管反相器
图3.5.2 两级CMOS反相器级联
（a）充电模型
（b）放电模型
图3.5.3 延迟模型
（a）充电过程
（b）放电过程
图3.5.4 主要电阻和电容来源
3.6 功耗
CMOS反相器的耗功P由两部分组成， （1）静态功耗，即反向漏电造成的功耗PD； （2）动态功耗，即反相器电平发生跳变时产生的 功耗。
3.1 引言
反相器是这样的电路，当其输入信号为高电平时，其输出为低 电平，而当其输入信号为低电平，其输出则为高电平。反相器在 电路中的表示符号如图3.1.1所示。
图3.1.1 反相器符号
图3.1.2 反相器结构
3.2 NMOS管负载反相器 3.2.1 增强型NMOS管负载反相器
1、负载NMOS管工作于饱和区的反相器
1、静态功耗 图3.6.1 CMOS反相器的稳态时没有电流
图3.6.2 NMOS反相器稳态会产生电流
2、动态功耗
以CMOS反相器为例来分析动态功耗。在输入信号从 逻辑0到逻辑1的跳变或输入信号从逻辑1到逻辑0跳变的瞬间， CMOS反相器的NMOS晶体管和PMOS晶体管都处于导通状态， 这导致一个从电源VDD到地的窄电流脉冲。同时为了对负载电容 进行充电和放电，也需要有电流流动，这将引起功耗。通常，对 负载电容的充电和放电所需要的电流是造成动态功耗的主要因素。
（a）电路
3.3.2 CMOS反相器直流特性 （b）转移特性 （c）电流的变化
图3.3.1 CMOS反相器
3.4 动态反相器 3.4.1 动态有比反相器
图3.4.1 动态反相器
3.4.2 动态无比反相器 图3.4.2 动态无比反相器
3.5 延迟
（a）反相器
（b）输入从逻辑0跳变到逻辑1 （c）输入从逻辑1跳变到逻辑 图3.5.1 反相器产生延迟
第三章(1)门电路---CMOS
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3 CMOS反相器的交流噪声容限
提高VDD可以提高交流噪声容限
2013-8-6 17
3 CMOS反相器的动态功耗
CMOS反相器的动态功耗主要包括两部分： 1、瞬时导通电流造成的功耗 2、负载电容的充、放电造成的功耗
ITAV
1 ( iTdt iTdt) T t1 t3
t2
t4
PT VDDITAV
导通
高电平。
该电路具有或非逻辑功能,即 Y=A+B
2013-8-6 23
Байду номын сангаас
2． CMOS与非门 负载管并联 （并联开关）
当输入全为高电平，
0 1 1
两个负载管均截止，两个 驱动管均导通，输出为低 电平。
驱动管串联 （串联开关）
图2-29
2013-8-6
CMOS与非门
24
该电路具有与非逻辑功能，即 Y=AB
2013-8-6
38
（1）所有与CMOS电路直接接触的工具、仪 表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属 屏蔽层做包装材料。
2．多余的输入端不能悬空。 输入端悬空极易产生感应较高的静电电压， 造成器件的永久损坏。对多余的输入端，可以按
功能要求接电源或接地，或者与其它输入端并联
29
漏极开路输出的与非门（OD）
2013-8-6
输出电平转换、吸收大负载电流
30
3． CMOS传输门 （1）电路结构 C和C是一对互补的控制信号。 由于VTP和VTN在结构上对称，所以图中的 输入和输出端可以互换，又称双向开关。
2013-8-6
图2-30 CMOS传输门 （a）电路 （b）逻辑符号
2013-8-6
VDD越高PT越高
18
PT C PD fV 2 DD
3 CMOS反相器的动态功耗
T 1 T /2 PC [ iNV 0 dt iP (VD D V 0 ) dt ] T 0 T /2
2013-8-6
PC CLf V 2 D D
19
3 CMOS反相器的静态功耗
T1或T2截止时的漏电流极小， 主要是保护二极管和寄生二极管的漏电流，较小
2013-8-6 20
例3.3.1
Vdd=5v,静态电流Idd=1uA,负载电容CL=100pF,功耗电容
CPD=20pF,输入理想矩形波，f=100KHZ
求总功耗PTOT 总的动态功耗 PD=PT+PC=（CL+CPD）fV2dd=0.3mW 静态功耗Ps=IddVdd=0.05mW
总功耗PTOT=Ps+PD=0.305mW
2013-8-6 21
4
其它类型的CMOS门电路
1． CMOS或非门 A、B有 高电平，则 驱动管导通、 负载管截止， 输出为低电 平。
1
截止
负载管串联 （串联开关）
0 导通
驱动管并联 （并联开关）
2013-8-6
图2-28 CMOS或非门
22
当输入全为低 电平，两个驱动管 均截止，两个负载 管均导通，输出为 0 0 1 截止
Vi<VGS(th)N
VGS(th)N <Vi< VDD-|VGS(th)P|
阈值电压UTH≈VDD/2
CD段：导通区
Vi> VDD-|VGS(th)P|
CMOS反相器 在使用时应尽 量避免长期工 作在BC段。
图2-27 CMOS反相器的电压传输特性和电流传输特性
2013-8-6 9
4、
CMOS反相器的噪声容限
带缓冲级的CMOS电路
上述电路存在一些严重缺点：
(1) 输出电阻受输入端状态
的影响； (2)输出电平受输入端数目 的影响；
2013-8-6
25
带缓冲级的CMOS电路
(1) 输出电阻受输入端状态的影响； A=1,B=1,R0=RON2+RON4=2RON
A=0,B=0,R0=RON1//RON3=1/2RON
3.5
CMOS 门电路
1 CMOS反相器 2 其它类型的CMOS门电路
3.6
CMOS门电路和TTL门电路的 使用知识及相互连接
1 CMOS门电路的使用知识 2 TTL门电路的使用知识 3 TTL门电路和CMOS门电路的相互连接
2013-8-6
本章小结
1
1 CMOS反相器
MOS管有NMOS管和PMOS管两种。
需要采用接口电路。 一般要考虑两个问题：
一是要求电平匹配，即驱动门要为负载门提供符
合标准的输出高电平和低电平；
二是要求电流匹配，即驱动门要为负载门提供足
够大的驱动电流。
2013-8-6
42
VOH(MIN)>VIH(MIN)
VOL(MAX)<VIL(MAX)
IOH(MAX)>n IIH(Max) IOL(MIN)>n IIL(MAX)
使用。
2013-8-6
39
二、输入电路的过流保护
1、输入端接低内阻信号源时, 串接保护电阻RP 2、输入端接有大电容时,
2013-8-6
串接保护电阻RP
40
二、输入电路的过流保护
3、输入端接长线时, 串接保护电阻RP
2013-8-6 41
7 TTL门电路和CMOS 门电路的相互连接
TTL和CMOS电路的电压和电流参数各不相同，
2013-8-6
43
TTL门电路和CMOS 门电路的输入和输出电平
2013-8-6
44
本章小结
门电路是构成各种复杂数字电路的基本逻辑单 元，掌握各种门电路的逻辑功能和电气特性，对于 正确使用数字集成电路是十分必要的。 本章介绍了目前应用最广泛的TTL和CMOS两类集 成逻辑门电路。在学习这些集成电路时，应把重点 放在它们的外部特性上。外部特性包含两个内容， 一个是输出与输入间的逻辑关系，即所谓逻辑功能 ；另一个是外部的电气特性，包括电压传输特性、 输入特性、输出特性等。本章也讲一些集成电路内 部结构和工作原理，但目的是帮助读者加深对器件 外特性的理解，以便更好地利用这些器件。
2013-8-6 45
门电路的分类
2013-8-6
46
作业题
3-7
2013-8-6
47
2013-8-6 11
2 CMOS反相器的输入特性
0 <Vi< VDD 时正常工作
2013-8-6
VDD+ VDF <Vi 时D1导通， Vi <-VDF 时D2导通
12
2 CMOS反相器的低电平输出特性
IOL越大，VOL越高； VDD越高VOL越低
2013-8-6
RON与VGS成反比, VGS=VI=VDD 所以IOL不变时VDD越高VOL越低
2013-8-6
Y=AB
27
带缓冲级的CMOS电路
解决方法：在各输入端、输出端增加一级反相器，构成带
缓冲级的门电路。
VDD A
带缓冲级的
与非门是在或非 门的输入端、输
●
B
Y
出端接入反相器 构成的。
图3-5-14 带缓冲级的与非门
2013-8-6 28
图2.6.20
带缓冲级的CMOS与非门电路
2013-8-6
2013-8-6 32
利用传输门组合复杂的逻辑电路
2013-8-6
33
CMOS双向模拟开关
2013-8-6
34
CMOS模拟开关接负载电阻的情况
C=0时，截止 C=1时，开通
RL V0 VI RL RTG
RTG为模拟开关的导通内阻
2013-8-6 35
CMOS三态门电路结构
EN’=1时,A=1,G4,G5输出高电平，T1截止，T2导通，Y=0 A=0,G4,G5输出低电平，T1导通，T2截止，Y=1 Y=A’,反相器正常工作 EN’=0时，G4输出高电平,G5输出低电平， T1截止，T2截止，输
2013-8-6
出高阻态
36
三态门应用
2013-8-6
37
6 CMOS门电路的正确使用
1．输入电路的静电保护
CMOS电路的输入端设置了保护电路，给使用者
带来很大方便。但是，这种保护还是有限的。由于
CMOS电路的输入阻抗高，极易产生感应较高的静电
电压，从而击穿MOS管栅极极薄的绝缘层，造成器件
的永久损坏。为避免静电损坏，应注意以下几点：
图2-26
CMOS反相器
2013-8-6
7
（3）逻辑功能 实现反相器功能（非逻辑）。 （4）工作特点 VTP和VTN总是一管导通而另一管截止，流过 VTP和VTN的静态电流极小（纳安数量级），因而 CMOS反相器的静态功耗极小。这是CMOS电路最突 出的优点之一。
2013-8-6
8
3． 电压传输特性和电流传输特性 BC段：转折区 AB段：截止区
2013-8-6 3
（2）PMOS管的开关特性
D接负电源
导通
截止
图2-25 PMOS管的电路符号及转移特性 (a) 电路符号 （b）转移特性
导通电阻相当小
2013-8-6 4
2．CMOS反相器的工作原理
（1）基本电路结构
S
PMOS管 负载管
G D
NMOS管
S
驱动管
图2-26
CMOS反相器
开启电压|VGS(th)P|=VGS(th)N VDD>|VGS(th)P|+VGS(th)N
不同VDD下CMOS反相器的噪声容限
2013-8-6
输入噪声容限可达到VDD/2,而且随VDD 增大