超前进位加法器的设计分解

超前进位加法器的设计分解

沈阳航空航天大学

课程设计报告

课程设计名称：计算机组成原理课程设计

课程设计题目：超前进位加法器的设计

院（系）：计算机学院

专业：计算机科学与技术

班级：

学号：

姓名：

指导教师：

完成日期：2014年01月10日

第2章详细设计方案

2.1 顶层方案图的设计与实现

顶层方案图主要实现一位全加器的逻辑功能，采用原理图设计输入方式完成，超前进位加法器电路的是实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，经过检测调试，把输入/输出信号通过引脚编号安排到XCV200指定的引脚上去，最终实现芯片的引脚锁定。

2.1.1顶层方案的整体设计

顶层图形文件主要由2个四位超前进位加法器构成，总共17位输入，9位输出。顶层图形文件由Xilinx Foundation F3.1软件编辑得到相应的模块，顶层图形的整体设计如下图2.1所示：

图 2.1八位超前进位加法器整体设计图

2.1.2元器件选择和引脚锁定

（1）元器件的选择

由于在设计的过程中，硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xilinx XCV200可编程逻辑芯片。

（2）引脚锁定

在Xilinx Foundation F3.1上面完成软件的设计之后，把顶层图形文件中的输入/输出信号用引脚编号安排到Xilinx XCV200芯片指定的引脚上去，从而实现芯片的设计电路的引脚锁定，各信号及Xilinx XCV200芯片引脚对应关系如下表2.1所示：

表 2.1 信号和芯片引脚对应关

2.2 功能模块的设计与实现

在八位超前进位加法器和四位超前进位加法器的设计中均是采用Schematic 设计输入方式，而在四位超前进位加法器的设计中是由一列的门电路构成，最后在由2个四位超前进位加法器模块构成8位超前进位加法器。可以扩展开来，16位，32位超前进位加法器原理类似8位的设计原理。

2.2.1 八位超前进位加法器的设计与实现

(1)设计描述

根据上面在1.1中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位C1，C2，C3，C4的基础之上的。

所以，由于上面第1.1节中关于进位C1，C2，C3，C4已经进位讲述，根据式（1.1.1），式（1.1.2），式（1.1.3）式（1.1.4）可以画出四位超前进位加法器的逻辑图。

四位超前进位加法器的9个输入端分别为：A1，A2，A3，A4，B1，B2，B3，B4，C0；5个输出端分别为：S1，S2，S3，S4，C4；其高低位顺序是从低到高，A1到A4，B1到B4，S1到S4，C0，C4是进位。经过门电路的组合之后形成，四位超前进位加法器（Schematic程序），在经过封装，可以得到一个比较简洁的

元器件，然后可以自己命名。

(2 )创建Schematic程序的电路图

四位超前进位加法器的完整电路设计图如下图2.2所示：左面为输入端口，右面5个为输出端口。

图 2.2

八位超前进位加法器的设计电路图如下图2.3所示：

图2.3

2.3 功能仿真调试

对所创建的电路图进行功能仿真，以便检测其正确性，可以采用Xilinx编译器中的Simulator模块实现。如下图2.4所示：其中U1 C0为0，U1的A4A3A2A1为1111，B4B3B2B1为0000，U2的A4A3A2A1为1111，B4B3B2B1为0000，最后运算的结果为，U1的S4S3S2S1为1111，C4为0，U2的S4S3S2S1为1111，C4为0。

图 2.4

仿真图说明：前面的9位依次是U1的C0，A1到A4，B1到B4，进位C4输出S1到S4，其余的是U2的输入输出，内容与U1相同。为了验证其正确性，重新输入实验数据，再次进行检测。如下图2.5所示：其中U1的A4A3A2A1为1111，B4B3B2B1为0001，C0为0，计算结果S4S3S2S1为0000，C4为1；U2的A4A3A2A1为1111，B4B3B2B1为0000，计算结果S4S3S2S1为0000，C4为1.

图 2.5

经过以上这两次的检测，对于所设计的八位超前进位加法器电路图是完全正确的，计算结果是正确的，符合设计要求。

第3章编程下载与硬件测试

3.1 编程下载

在设计完程序电路，经过检测没有错误之后，就可以利用COP2000仿真软件的编程下载功能，将得到111.bit文件下载到XCV200实验板的XCV200可编

程逻辑芯片中。如果不能正确下载，需要重新连接电路图，然后重新进行检测，知道能够下载为止。

3.2 硬件测试及结果分析

利用XCV200实验板进行硬件功能测试。八位超前进位加法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。

表3.1 XCV200实验板信号对应关系

表3.1中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关控制相应的输入数据，同时观察红灯和绿灯的亮灭，如果灯亮，说明输出1，灯灭则输出0。具体操作结果如下图3.1。

图3.1

硬件测试说明：A加数输入11111100，B加数输入11000000，C0输入0，相加结果为110111100，即C4为1，输出结果为10111100，与上图3.1现象相符，结果正确。

参考文献

[1] 李景华.可编程程逻辑器件与EDA技术［M］.北京：东北大学出版社，2001

[2] 范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：北京邮电大学

出版社，2006

[3] 王爱英.计算机组成与结构(第4版)[M].北京：清华大学出版社，2006

[4] 王冠.Verilog HDL与数字电路设计[M].北京：机械工业出版社，2005

[5] 江国强.EAD技术习题与实验[M].北京：电子工业出版社，2005

[6] 杜建国.Verilog HDL硬件描述语言[M].北京：国防工业出版社，2004

[7] 王爱英.计算机组成与结构[M].北京：清华大学出版社，2007

[8] 唐朔飞.计算机组成原理[M]北京：高等教育出版社，2008