版图设计步骤
电路版图设计一般流程
电路版图设计一般流程1. 确定需求和规格在开始设计电路板之前，首先需要明确产品的具体需求和规格。
这包括产品的功能要求、性能要求、工作环境等。
只有清楚明确了需求和规格，才能够确定电路板设计的方向和目标。
2. 选择器件根据产品的需求和规格，选择适合的器件和元器件。
这包括集成电路、传感器、连接器等各种器件。
在选择器件时，需要考虑器件的性能、价格、供货周期等因素，确保选择的器件能够满足产品的需求。
3. 电路原理图设计根据选定的器件，绘制电路原理图。
电路原理图是电路板设计的基础，它反映了整个电路的连接关系和工作原理。
在设计电路原理图时，需要考虑电路的稳定性、可靠性和性能，确保电路能够正常工作。
4. PCB布局设计根据电路原理图，设计PCB（Printed Circuit Board）的布局。
PCB布局设计是电路板设计的关键环节，它直接影响到电路板的性能和可靠性。
在进行PCB布局设计时，需要考虑到器件的布局、信号的传输路径、电源的分布等因素，确保布局的合理性和稳定性。
5. 电路仿真和调试完成PCB布局设计后，需要进行电路仿真和调试。
通过电路仿真软件模拟电路的工作过程，检验电路的稳定性和性能。
根据仿真结果进行调整和优化，直到满足产品的需求为止。
6. PCB制造和组装完成电路板设计后，需要将PCB制造出来，并进行元器件的组装。
选择信誉良好的PCB制造厂商和组装厂商，确保PCB的质量和可靠性。
在组装过程中，需要注意器件的焊接、布线和测试，确保电路板能够正常工作。
7. 电路测试和验证完成PCB制造和组装后，需要进行电路的测试和验证。
通过各种测试方法对电路板进行验证，确保电路的稳定性和性能。
如果测试通过，就可以将电路板用于产品中；如果测试不通过，需要进行调整和优化，直到满足产品的要求为止。
总的来说，电路板设计是一项复杂而严谨的工作，需要经过多个环节的精心设计和调试。
只有经过严密的设计流程，才能确保最终产品的质量和性能。
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
芯片版图设计
芯片版图设计芯片版图设计是芯片设计的核心环节，它是将芯片电路设计文件转化为实际可以被制造的芯片版图的过程。
芯片版图设计涉及到电路布局、布线规则、功耗和信号完整性等方面，对芯片性能和可靠性有重要影响。
本文将介绍芯片版图设计的主要内容和流程。
芯片版图设计的主要内容包括电路网表、物理布局、电路布局、布线规则和接口电路设计等。
电路网表是芯片设计的基础，它描述了芯片中各个元件之间的互连关系。
物理布局是将电路网表中的元件在芯片上的具体物理位置确定下来，它考虑了元件之间的相对位置和布局约束。
电路布局是在物理布局的基础上对各个元件的电路连接进行布局，它考虑了信号的传输和电路的功耗。
布线规则是指芯片上各个元件之间的电路布线时需要满足的约束条件，它包括布线层次、电源与地的布线和电路阻抗的控制等。
接口电路设计是指芯片与外部系统之间的数据传输和信号处理的设计，它包括输入输出接口、时钟和复位电路的设计。
芯片版图设计的流程一般包括以下几个步骤。
首先是电路网表的生成，可以通过芯片设计软件自动生成，也可以手动编辑。
然后是物理布局的确定，根据芯片的规格和性能目标，确定各个元件的布局和位置。
接着是电路布局的设计，包括电路连接的布局和信号线的长度控制。
布线规则的制定是在芯片布局的基础上进行的，根据芯片的制造工艺和布线层次的限制，确定布线规则的相关参数。
接口电路的设计是芯片版图设计的最后一个环节，通过设计输入输出接口、时钟和复位电路等，确保芯片与外部系统的正常通信和工作。
芯片版图设计需要充分考虑芯片规格和性能要求，同时也要考虑制造工艺和布线层次的限制。
在设计过程中，需要进行电路模拟和仿真，确保电路的正确性和可靠性。
此外，布局和布线的优化也是芯片版图设计的关键，可以通过布线层次的合理划分、电源和地的布局和导引线的优化等手段，提高芯片的性能和可靠性。
综上所述，芯片版图设计是芯片设计中不可或缺的环节，它直接影响芯片的性能和可靠性。
芯片版图设计的内容包括电路网表、物理布局、电路布局、布线规则和接口电路设计等。
cadence软件画版图操作
cadence软件画版图操作cadence软件操作1、原理图设计电路的原理图设计和许多的电路设计软件是类似的，这⾥⼤致介绍⼀下基本的操作。
⾸先是新建⼀个cell的原理图：library manager》file》new》cellview》这⾥设置元件名以及类型。
这⾥也可以选择其他类型。
其中⽐较重要的就是schematic和layout，后⾯也会提到。
这要记住如何新建。
这⾥使⽤的tool是Composer-schematic，⽽后⾯的版图设计采⽤virtuoso即可设计版图。
新建完成后会⾃动打开编辑器。
通过编辑，可以得到所需的电路。
这⾥看⼀下设计的基本界⾯。
和Multisim等电路软件类似，左侧是菜单栏，⽤于执⾏操作。
其中重要的有四个：导⼊元件、连线、标记、输⼊输出。
分别在图中的倒数第7、6、4、3，掌握这⼏个就可以绘制基本的原理图。
其中注意该软件的通⽤快捷键：q，在使⽤esc退掉其他指令后，选中某个⽬标，按q即可得到设计的属性。
对于新⼿⽽⾔，不能修改错误是难受的。
在q内可以修改所有设置的值。
2、前仿真前仿真，⾸先要有原理图。
步骤和前⾯的操作基本⼀致。
只不过加⼊了激励信号。
由于使⽤的是模拟仿真器，所以只能采⽤模拟信号源。
（数模混合仿真有时间再记录）注意，如果想要仿真⾃⼰的原理图，需要封装。
⼀⽅⾯可以将原理图内部的标识隔离，⼀⽅⾯⽅便区分顶层和⼦模块。
封装就是在design》create cellview》from cellview即可。
注意要区分保存和检查。
保存并未导⼊⼯程，在后⾯的操作中如果提⽰某个⽂件不⼀致，很有可能就是只是保存⽽没有检查。
在原理图设计界⾯的菜单栏第⼀项tools》analog environment可以进⼊仿真界⾯。
图中配置在使⽤模拟信号仿真时可以不更改。
分析⽤于选择仿真时间。
观察点就是选择要呈现的波形。
右下⾓的红绿灯可以⽤于开始仿真。
3、板图设计先看⼀下界⾯：常⽤功能：shift+z：缩⼩ctrl+z：放⼤（⼀般采⽤右键框选可以放⼤特定的区域）shift+k：清除尺⼦q：属性o：通孔选择p：路径连接shift+f：版图视图ctrl+f：元件视图其他的功能可以在左侧菜单栏⼀⼀验证，这⾥不再多说。
PCB版图设计(Ultiboard)
PCB版图设计任何电子设计的最终物理实现都必须有PCB板，它既是各类电路元器件的承载体，又起到保障电气连接的作用，现代电子设计人员学习PCB板制意义十分重大。
Ultiboard 9的功能与应用第一节Ultiboard 9概论一、Ultiboard 9的特点电路设计的主要物理实现形式之一就是印制电路板(PCB：Printed Circuit Board)，它既是各类电路元器件的承载体，又起到保障电气连接的作用。
对于研发电子设备或电子电路系统的设计者而言，无论使用集成度多么高的IC器件，总是不能回避PCB 设计环节。
对比较复杂的电路系统进行PCB设计时，如果采用纯粹的手工布线，需要投入比其电气原理图设计更多的精力和时间，而且难以做到设计无误，不但浪费了时间，还会增加研制开发费用。
显然，设计者只有具备和掌握出色的PCB设计工具，才能适应日益激烈的电子技术市场竞争的需要。
EDA开发软件Electronics Workbench是加拿大公司Interactive Image Technologies Ltd.于1988推出的一个很有特色的EDA工具，自发布以来，已经有35个国家、10种语言的人在使用这种工具。
它（Electronics Workbench）与其他同类工具相比，不但设计功能比较完善，而且操作界面十分友好、形象，易于使用掌握。
电子设计工具平台Electronics Workbench主要包括Multisim和Ultiboard两个基本工具模块。
Ultiboard是Electronics Workbench中用于PCB设计的后端工具模块，它可以直接接收来自Multisim模块输出的前端设计信息，并按照确定的设计规则进行PCB 的自动化设计。
为了达到良好的PCB自动布线效果，通常还在系统中附带一个称为Ultiroute的自动布线模块，并采用基于网格的“拆线—重试”布线算法进行自动布线。
Ultiboard的设计结果可以生成光绘机需要的Gerber格式板图设计文件。
实验一_MOS管版图设计
实验一 MOS 管版图设计一、实验目的1、了解版图设计基本流程2、熟悉版图设计工具Virtuso 的使用方法3、根据要求画出NMOS 和PMOS 版图。
二、实验内容1、回顾版图设计基本原理，如版图设计规则、工艺文件等。
2、熟悉版图设计工具Virtuso 的使用方法3、用Virtuso 画NMOS 和PMOS 版图。
其中PMOS 的尺寸为m W μ6=，m L μ1=，NMOS 的尺寸为m W μ3=，m L μ1=。
三、实验步骤1、运行cadence 工具（1）用exceed 登陆。
（运行“Hummingbird Connectivity V7.0”，选择broadcast ，显示当前可以登陆的工作站）（2）将压缩“layout.tar.gz ”文件包复制到自己的目录下，解压缩命令：tar –zxvf layout.tar.gz在目录下会出现文件夹“layout ”（3）Virtuso 启动：在layout 目录下启动。
$source /opt/bashrc$icfb&（或layout ）2、版图设计基本流程（1）建立一个新的库（file/new/library）。
（2）关联到指定工艺库。
选择layout下面的tsmc18_文件添加。
（tf文件的作用是描述“层”）（3）手工画版图先建立小的单元，然后以小单元为基础构成较大的单元、模块、芯片等。
AC：diff+cont+M1VC12：M1和M2之间的通孔。
M1+via+M2PC：poly contact。
Cont+poly+M13、熟悉快捷键的使用。
以下是快捷键的总结。
Ctrl+E：放大，缩小Ctrl+空格：删除Ctrl+A：全选Ctrl+Q Ctrl+F Ctrl+XD:测量间距Shift+d：取消标尺Shift+z：缩小Shift+e：取消repeat command选项Shift+h：将鼠标放置在左下角上，归原点P：在出现的display option对话框中选择Grid，即鼠标移动一下的距离（精度）S：调整大小R：画矩形F：合适大小显示Z：放大。
版图设计实验
电子科技大学成都学院实验报告册课程名称：集成电路版图设计姓名：学号：院系：专业：教师：年月日实验一：LDO的版图设计一、实验目的：1、掌握并熟练使用Cadence软件。
2、学会将版图划分模块并掌握每个模块的功能。
3、掌握版图设计过程中的匹配原则与注意事项。
4、掌握常见dummy器件及其应遵守的规则。
5、掌握布局布线的规则。
6、掌握并熟练运用DRC和LVS验证方法及解决错误的方法。
二、实验原理和内容：版图设计本质是将搭建好的电路图更深层的展现，在版图设计里，将是用原理图更直观的展现电路图中的各个元器件的连接，匹配、以及布局等。
将版图分成小模块来分别实现会让版图的布局更清晰，让其他人更能直观的了解版图的各个模块的关联，能够减少相应的工作量。
利用Cadence软件的功能搭建电路图，进行DRC检查能够检查并指出我们的版图中存在的连线间隔和连接是否正确；LVS能检查出设计规格错误和版图与原理图是否一致的错误，能够保证我们设计的版图能够真正的实现我们所需要的电路图的功能。
三、实验步骤：1、打开temilen，进入CSMC所在文件夹路径，输入virtuoso &，回车，打开cadence软件（如图1-1所示）。
（图1-1）打开cadence软件2、进入Cadence软件创建库文件：。
点击File菜单，出现下拉菜单，选命令File->New->Library...（如图1-2所示）。
（图1-2）创建库3、在新建的库中添加Cell文件（如图1-3所示）。
（图1-3）添加Cell4、进入新建的Cell文件中，添加元器件并修改器件参数，调入Cell中（如图1-4所示）。
（图1-4）添加元器件5、针对电路图先进行模块化，先画电流镜。
(1).由图1-5-1（a）的电路图知道，这是规格为W=10U,L=8U,M=（1，1）的PMOS 电流镜并且他们的S极与背栅相连，1个PMOS的G极与D极连接画出其版图如图1-5-1（b）所示，由于是PMOS所以最后应在GT层画阱。
版图设计简要
3.关于SAB与HV
3.1
SAB：
SAB区是防止salicide的层次。 SILICIDE就是金属硅化物，是由金属和硅经过物理－化学反应形成的一 种化合态，其导电特性介于金属和硅之间，是用来降低POLY上的连接 电阻。而POLYCIDE和SALICIDE则是分别 指对着不同的形成SILICIDE的工艺流程，下面对这两个流程的区别简述 如下：
2.CMOS版图设计注意
2.2
版图设计注意事项
2.2.1．功率管版图设计 功率输出级的晶体管及其驱动级驱动管的宽长比 W/L 都 很大，这意味着非常长的栅连接，而多晶硅线又是高电阻， 它降低了开关性能。解决办法： （1）并联许多小的晶体管，源漏区多加接触孔； （2）环形或螺旋形连接。
3.关于SAB与HV
先把TO打开，做厚栅氧，其中场氧厚度约为3000~4000A，厚栅氧的厚 度大约在300A，然后在高压mos管的厚栅氧上做HV，主要是保护厚栅 氧，以免其在后续的工艺中受到损伤。
3.关于SAB与HV
HV作为黑板，在做完HV后，把暴露在外面的厚栅氧漂净，其中场氧也 会受到影响，但是3000~4000A的厚度被漂掉300A（厚栅氧的厚度）， 可以忽略不计。漂净后，继续淀积薄栅氧（大约100A），以此分开高压 mos管的栅氧与其他管子的栅氧。
2.CMOS版图设计注意
宽长比较大的几种管子可以采用叉指结构如图1所示，也可以使用环形 的设计方法如图2所示。在这两种方法里面，通过利用低电阻的金属线 连接短的多晶硅部分来减少栅极电阻。以上的各种方法，与工艺支持有 关。
2.CMOS版图设计注意
2.2.2.seal ring 在版图完成之后，在每个芯片四周环绕一圈seal ring可以起到保护和 隔离芯片的作用。这个seal ring 通过金属－连接孔－扩散的方式连接到 衬底并且接VSS电位。对于芯片面积小于8000um×8000um的电路，在 seal ring与主芯片之间需要10um的间隔区域，而对于芯片面积大于 8000um×8000um的电路，则需要15um的间隔区域。 2.2.3.保护环 为了减少闩锁发生，对mos管需要添加保护环，特别是I/O口的管子， 最好是加双环。添加保护环需要注意以下几个问题。 （1）对NMOS来说，加P型保护环；对于PMOS来说，加N型保护环。 （2）N型保护环必须由N阱构造通过N+扩散同VDD相连；P型保护环则 须由P阱和P+扩散同Vss相连。 （3）相同类型和不同类型的保护环之间的最小间距需要参考相应的器 件隔离规范。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.版图检查与验证
DRC (ERC):设计规则检查 LVS：版图与原理图一致性验证
工具自动完成， 如
CALIBRE,DRAC ULA
Ledit 版图工具简介
位置:桌面/tanner/ledit9/ ledit90
Verilog(VHDL)
SPECTURE
逻辑图
SPICE/ SPECTURE
电路图
寄存器传输级 模拟与验证
综合
逻辑模拟 与验证
门级逻辑 网表
电路模拟 与验证
modelsim DC
modelsim
CADENCE的Virtuso 版图生成
APOLLO(自动)
同右
版图几何设计规则和 电学规则检查
DRACULA,DIVA,CALIBRE
0.40
CON.5
0.15
CON.7
0.15
CON.6 有源区的接触孔与栅的间距 0.30
CON.2 CON.3
CON.1 CON.6
Legend
Comp Poly 2 Contact
CON.4
CON.7 栅上的接触孔与有源区间距 0.40
Butting Contact (Polyicide Only)
0.78
DIF.2
DIF.1
DIF.1
DIF.7 DIF.4
DIF.6
DIF.1
DIF.1 DIF.3
DIF.7 DIF.2
DIF.5 DIF.7c
Legend N-well NCOMP PCOMP Poly 2 Contact
DIF.7c DIF.12
DIF.8
DIF.10
多晶硅 ：
PL2.2 栅宽（3.3V）
如：传输门加法器中的基本单元有反相器、CMOS传输门
基本单元要按照等高的原则绘制，以保证单元之间互 连的兼容性，单元内部的连线采用金属1
3.功能块的设计
功能块可以根据系统的复杂程度分为多级
如：传输门加法器中的功能块可分为异或门（非） 、和产生电路、进位产生电路
大部分工作是调用基本单元进行连线单元间的连线
网表一致性检 查和后仿真
最终版图数据 与测试向量
制版 与工艺流片
工艺模拟
计算机辅助 测试( ICCAT)
生产定型
二、IC设计规则(Design Rule)
1.宽度规则(Width rule):由工艺（光刻）极 限尺寸确定
2.间距规则(space rule)：避免短路
3.交叠规则（overlap rule）：防止实际工艺偏 差造成的开路或短路
PAD.1 PAD.3.10 PAD.3.11 PAD.3.12
PAD.2
POLYIMIDE
IMD4 IMD3 IMD2 IMD1 ILD FOX Si
PAD 3.13
PAD.3.14
键合点（PAD）
PAD.1 PAD.2 PAD.3.1
宽度
70
间距
30
顶层金属四周覆盖键合点距离
2.5
说明：实际版图中的pad都是有保护电路的，且厂商会 提供经过若干次实验的电路。
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
第14章MOS集成电 路版图设计基础
内容提要
IC设计流程 版图设计规则 版图设计步骤
一、IC设计流程
模拟
总体要求
系统功能设计
AHDL
寄存器传输级 描述
数字
子系统 /功能块
System C
PCOMP
NCOMP/PCOMP：有源区
DIF.1 宽度
0.30
DIF.2 沟道宽
0.40
DIF.3 NCOMP 到 NCOMP 距离 0.60
DIF.4 PCOMP 到 PCOMP 距离 0.60
DIF.6
N阱内NCOMP 到 PCOMP 距离
0.60
孤立的N/P注入区的最小
DIF.12
面积 (um2)
金属条
Mn.1 Mn.2 Mn.3
.60
金属条两边覆盖过孔或接触孔宽度 0.15
Mn.3
Mn.2
Mn.5
Mn.1
Mn.2 Vn.1 Vn.3
Mn.4 Vn.2
Legend
Metal Via/ Contact
说明：实际版图中，顶层金属会有不同，间距和条宽都 会增加。
过孔 ：
Vn.1 Vn.2
过孔尺寸 过孔间距
0.45 x 0.45 0.45
PAD 3.8
Vn.3
PAD.3.6 PAD.3.4 PAD.3.2
PAD.3.1
PAD.3.7 PAD.3.3
DIEL M5 M4 M3 M2 M1
PAD.3.5
Via4 Via3 Via2 via1
金属条两边覆盖过孔 （所有金属层） 0.15
二、IC设计规则 Cont. (以0.35umN阱CMOS工艺为例)
N阱：制作PMOS管的Nwell尺寸
NW.1 宽度
1.70
NW.2 N阱间距
1.10
NW.3 N阱内的P区距N阱的边界
1.10
NW.4 N阱内的N区距N阱的边界
0.20
NW.3
NW.6
NW.2
NW.5
NW.4
Legend
Nwell NCOMP
4.PAD单元
PAD单元部分包括： （1）绑定金属线所需的 可靠连接区域 （2）ESD保护结构 （4）与内部电路相连的 接口 （3）输入、输出缓冲器
（1）绑定金属线所需的可靠连接区域
（2）ESD保护结构 ESD:ElectroStatic Discharge
输入I/O栅保护电路
其余ESD保护电路见P397
0.35
PL2.3 栅间距 (excluding serifs) 0.45
PL2.4 栅与源漏区边界的最小间距 0.50
PL2.5 栅超出有源区距离
0.45
PL2.3
0.05um PL2.5
0.1um
0.05um 0.05um
PL2.2 PL2.6
PL2.4
PL2.5 Legend
PL2.1 PL2.3
二、版图设计步骤(人工)
版图检查与验证 总体版图
布局布线 较大的功能块
布局布线 较小的功能块
布局布线 单元库中基本单元
布图规划
1. 布图规划 根据连线最短规则将各功能模块和引脚进行整体布局
版图布局示意图： 电源环
VDD
VSS
cell via
m2
电源带
m1
2.基本单元的设计
基本单元通常包括如反相器，传输门等在电路 中需要（重复）使用的最基本的电路单元，每 一层的绘制都需要仔细考虑设计规则
N-Well Comp Poly 2 Contact
PL2.6a PL2.6b
PL2.6b PL2.6b
Dog Bone
接触孔 ：
CON.1 最大/最小接触孔尺寸
CON.2 接触孔最小间距
CON.3
扩散区的接触孔与边沿的距 离
CON.5
多晶硅栅上的接触孔到多晶 硅栅边界的距离
0.40x0.40
CON.5