DDS信号发生器实验报告
DDS信号发生器
一、实验目的：
学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二、实验原理
实验原理参考教材6.4节和6.11节相关内容。
三、实验内容
1、实验原理参考教材6.4节相关内容。
根据6.4.2节和例6-10，在Quartus II上
完成简易正弦信号发生器设计，进行编辑、编译、综合、适配、仿真；
2、使用SignalTap II测试；
3、硬件测试：进行引脚锁定及硬件测试。
信号输出的D/A使用DAC0832，注意
其转换速率是1μs。
下载到实验系统上，接上D/A模块，用示波器测试输出波形；
4、按照教材图6-72完成DDS信号发生器设计，进行编辑、编译、综合、适配、仿真，引脚锁定及硬件测试。
5、建立.mif格式文件。
四、实验步骤
1、建立.mif文件：
（1）设定全局参数：
（2）设定波形：
(3)文件保存：
2、新建工程：
3、LPM—ROM定制：（1）
（2）
(4)
(5)
(7)sinrom源程序：
module SIN_CNT(RST,CLK,EN,Q,AR); output [7:0] Q;
input [6:0] AR;
input EN,CLK,RST;
wire [6:0] TMP;
reg[6:0] Q1;
reg[7:0] F;
reg C;
always @(posedge CLK)
if(F<AR) F<=F+1;
else
begin
F=8'b00;
C=~C;
end
always @(posedge CLK or negedge RST)
if(!RST) Q1<=7'b0000000;
else if(EN) Q1<=Q1+1;
else Q1<=Q1;
assign TMP=Q1;
sinrom IC1(.address(TMP),.clock(CLK),.q(Q)); endmodule
4、锁相环：
5、顶层文件：
6、SignalTap II的使用
7、锁定引脚
8、下载。
DDS信号发生器 实验报告
H a r b i n I n s t i t u t e o f T e c h n o l o g yEDA技术高级应用实验报告姓名：禾小鬼同组人：学号：16S班级：信息2班指导教师：xxx院系：电信学院实验一函数信号发生器一、实验内容实验内容包括下面两个方面1.熟悉quartus ii开发环境第一次接触quartus ii开发环境，首先可以通过新建一个工程熟悉quartus ii的各种基本操作。
需要学习的包括以下几个方面：选器件，采用原理图方法画一个电路图实现某种功能，并对这个功能进行行为仿真以验证功能上的正确性。
2.设计一个函数信号发生器在开始之前，首先要明确设计目的，我们的想要用电路图方法实现设计一个“函数信号发生器”。
然后，可以先根据自己的思路想好一个电路图的设计方案，再开始实验。
二实验结果1.第一步：建立一个新的工程新建工程的过程中，最重要的是设置器件，不同的器件的设计之间并不兼容。
会有一个综合的信息框，注明了我所做的设置，看看没问题就可以了。
然后新建一个原理图文件schematic，作为顶层文件，将顶层文件命名为DDS在上面进行画图。
2.第二步：画电路图本次实验采用软件自带的器件库MegaWizard Plug-in Manager中的器件。
自定义3个ROM，并将ROM表中存储事先准备好的三种波形的数据文件，波形数据文件由matlab产生，ROM中存储8bit-32words的数据，包括一个时钟输入，一个5位地址输入和一个7位输出；还需要一个5位计数器，用以输出读取ROM 的地址；一个时钟控制整个电路工作；我画的电路图，如图1所示。
其原理为：三个ROM表存储三种波形数据，整个电路通过时钟控制，时钟每翻转一次，计数器加一，产生一个地址，输入到ROM，读取ROM表中的数据，直到将ROM表中的数据读取完，计数器清零，继续从头读取ROM表中的数据，这样输出的结果就是一个周期的波形信号。
三个波形的产生原理相同，唯一不同就是ROM中存储的数据，根据波形的不同而不同。
实验六 DDS信号发生器设计
实验五DDS信号发生器设计一．实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二．实验设备：1．电脑，quartus ii 集成开发环境2．GX_SOPC_EP3C10_EDK系统三．实验实训要求1．使用quartus ii 集成开发环境完成直接数字频率综合器DDS的设计2．利用GX_SOPC_EP3C10_EDK系统和电脑完成实验并观察波形四．实验原理：参考6.12节。
图6-72是根据图6-71的基本DDS原理框图作出的电路原理图的顶层设计，其中相位累加器的位宽是32。
图中共有六组元件模块和一些接口，说明如下：图6-72 DDS信号发生器顶层原理图(1) 32位加法器ADDER32。
由LPM_ADD_SUB宏模块构成。
设置了2级流水线结构，使其在时钟控制下有更高的运算速度和输入数据稳定性。
(2) 32位寄存器DFF32。
由LPM_FF宏模块担任。
ADDER32与DFF32构成一个32位相位累加器，其高8位A[31..24]作为波形数据ROM的地址。
(3) 正弦波形数据ROM。
正弦波形数据ROM模块sin_8X8的地址线和数据线位宽都是8位。
这就是说，其中的一个周期的正弦波数据有256个，每个数据有8位。
其输出可以接一个8位的高速DAC。
ROM中的MIF数据文件可用专用软件工具获得，这里不再深入探讨。
(4) 频率控制字输入B[20..17]由计数器CNT4B产生。
本来的频率控制字是32位的，但为了方便实验验证，把高于20和低于17的输入位预先设置成0或1。
频率控制字B[31..0]与由DAC[7..0]驱动的DAC 的正弦信号频率的关系，可以由公式CLK out f B f 322]0..31[ 算出。
其中f out 为DAC 输出的正弦波信号频率，f clk 是CLK 的时钟频率，直接输入是50MHz ，接入锁相环后可达到更高频率。
频率上限要看DAC 的速度。
如果接高速DAC ，如10位的5651，输出速度可达180MHz 。
DDS信号发生器实验报告含原理图PCB和代码
电子信息技术综合实训报告格式竞赛题名称：《DDS信号发生器的设计》队员名称：评阅人签名：2012年9月15日1、设计思路描述：本设计是一个以AT89C51单片机为核心基于DAC0832芯片的DDS信号发生器。
信号发生器采用数字波形合成技术,通过硬件电路和软件程序相结合,可输出正弦波和三角波，波形的转换可通过软件控制。
本设计通过按键选择波形，经过AT89C51单片机将数据输出到DAC0832，由数字信号转变为模拟信号，再通过运放器稳定地输出到示波器上。
原理框图如下：2、硬件电路图：DAC0832是采样频率为八位的D/A转换器件,芯片内有两级输入寄存器，使DAC0832具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
D/A转换结果采用电流形式输出。
要是需要相应的模拟信号，可通过一个高输入阻抗的线性运算放大器实现这个供功能。
运放的反馈电阻可通过RFB端引用片内固有电阻，还可以外接。
该片逻辑输入满足TTL电压电平范围，可直接与TTL电路或微机电路相接。
下面是DAC0832引脚图和内部结构电路图DAC0832引脚功能说明：DI0~DI7：数据输入线，TLL电平。
ILE：数据锁存允许控制信号输入线，高电平有效。
CS：片选信号输入线，低电平有效。
WR1：为输入寄存器的写选通信号。
XFER：数据传送控制信号输入线，低电平有效。
WR2：为DAC寄存器写选通输入线。
Iout1:电流输出线。
当输入全为1时Iout1最大。
Iout2: 电流输出线。
其值与Iout1之和为一常数。
Rfb:反馈信号输入线,芯片内部有反馈电阻。
Vcc:电源输入线 (+5v~+15v)Vref:基准电压输入线 (-10v~+10v)AGND:模拟地,摸拟信号和基准电源的参考地。
DGND:数字地,两种地线在基准电源处共地比较好。
主控电路及数模转换电路分别如下：主控电路数模转换电路3软件流程图：4测试方法描述：运用proteus软件设计好电路图，将程序代码编译好以后载入proteus中的AT89C51芯片进行仿真。
基于DDS的信号发生器的实验报告
基于DDS的信号发生器
吴小川刘源源孔梅梅
2010年8月
摘要：本系统基于DDS信号源的原理，以单片机89C51为控制核心，采用DDFS （直接频率数字频率合成）技术，利用FPGA芯片EP1C6Q240合成大部分的电路，通过LCD的显示来实现波形、频率、幅度的控制输入，利用双口RAM进行数据的存储，双D/A的方法来实现频率的稳幅输出，再通过低通滤波器实现频率由1Hz~500KHz，幅度由0~5V的稳定输出的信号源。
关键字：DDS，单片机，FPGA，双口RAM，双D/A。
目录
总体框图
幅度控制、双D/A设计
双D/A转换是实现幅度可调和任意波形输出的关键，第一级D/A的输出作为第二级D/A转换的参考电压，以此来控制信号发生器的输出电压。
D/A转换器的电流建立时间将直接影响到输出最高频率。
本系统采用的是DAC800，电流建立时间为100ns，在最高频率点，一个周期输出32点，因此极限频率大概是。
DDS信号发生器报告
目录第1节引言 (2)1.1 信号发生器概述 (2)1.2 本设计任务和主要内容 (2)第2节系统主要硬件电路设计 (3)2.1 总体设计方案与比较 (3)2.2 单片机控制系统原理 (4)2.3 单片机主机系统电路 (5)2.3.1电源模块 (5)2.3.2按键模块 .................................................................. 错误！未定义书签。
2.3.3 D/A转换模块 (7)2.4 LCD液晶显示电路 (8)2.4.1 ST7920 LCD组成原理 (9)2.4.2 ST7920的应用 (10)2.5 DDS信号发生电路 (12)2.5.1 DDS的性能特点 (12)2.5.2 DDS的应用 (13)2.6 模拟乘法器MC1595 (16)第3节系统的软件设计 (19)3.1 软件设计概况 (19)3.2 主程序流程图 (19)3.2 事务处理任务流程图 (20)3.3 数据处理原理 (20)3.4 系统主程序设计 (21)3.4.1 LCD发送及接收部分 .............................................. 错误！未定义书签。
3.4.2 AD9850发送部分 .................................................... 错误！未定义书签。
3.4.3 D/A5615发送部分 .................................................. 错误！未定义书签。
第4节结束语 .. (26)参考文献 (27)基于DDS技术的信号发生器第1节引言信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
本设计分五个模块：单片机控制及显示模块、数模（D/A）转换模块、波形产生模块、输出显示模块、电源模块。
实验报告
同步技术仿真作业基于DDS 原理的频率信号产生一、实验原理1、DDS 简介DDS 技术是以奈奎斯特采样定律为基础，采用全数字化结构，通过控制相位的变化速度来直接产生各种不同频率信号的一种频率合成方法。
DDS 的字长决定了正弦/余弦基准信号样点的个数和所产生频率信号的量化精度。
最小频率间隔决定了DDS 所能产生信号的最小频率。
DDS 所产生信号的频率为最小频率间隔的整数倍。
用DDS 产生频率信号有以下优点： （1） 输出频率相对带宽较宽； （2） 频率转换时间短； （3） 频率分辨率极高； （4） 相位变化连续； （5） 输出波形的灵活性； （6） 其他优点，如易于集成，功耗低，体积小，重量轻，可靠性高等。
2、信号产生过程正弦信号发生器的输出如下：sin 2sin S A ft A πθ== (1)其中f 是输出信号的频率，θ 是相位。
对上式进行离散化处理，用基准时钟进行抽样。
则在一个时钟周期c T 内相位变化量为：22c cffT f πθπ∆==(2) 其中c f 是时钟频率。
为了进行数字量化，我们把2π分成2N 份，则最小等分量为：22N πδ= (3)每次相位增量取δ得M 倍可得到输出信号的频率：022c N c M Mf f T δπ==(4) 则输出信号为： 00sin 2S A f t π=(5)二、程序说明为了完成实验所要求内容，在本实验中通过写一个函数来实现。
函数形式如下： [](),,,,0,,S Sroot dds N fs df ph f Nsig =(6)其中出口参数意义： S ：输出信号；Sroot ：基准频率信号。
入口参数意义：N :dds字长fs采样频率df：dds输出信号最小频率间隔；ph：输出信号初相；f：输出信号频率；Nsig：输出信号点数。
调整函数参数可以输出不同的频率信号。
同时调用函数后可以画出基准频率信号和输出信号的时域及频域波形。
信号产生过程可分为基准频率信号的产生，计算输出信号地址，产生输出信号三大步骤。
DDS信号发生器实验报告
DDS信号发生器一、实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二、实验原理实验原理参考教材6.4节和6.11节相关内容。
三、实验内容1、实验原理参考教材6.4节相关内容。
根据6.4.2节和例6-10，在Quartus II上完成简易正弦信号发生器设计，进行编辑、编译、综合、适配、仿真；2、使用SignalTap II测试；3、硬件测试：进行引脚锁定及硬件测试。
信号输出的D/A使用DAC0832，注意其转换速率是1μs。
下载到实验系统上，接上D/A模块，用示波器测试输出波形；4、按照教材图6-72完成DDS信号发生器设计，进行编辑、编译、综合、适配、仿真，引脚锁定及硬件测试。
5、建立.mif格式文件。
四、实验步骤1、建立.mif文件：（1）设定全局参数：（2）设定波形：(3)文件保存：2、新建工程：3、LPM—ROM定制：（1）（2）(4)(5)(7)sinrom源程序：module SIN_CNT(RST,CLK,EN,Q,AR); output [7:0] Q;input [6:0] AR;input EN,CLK,RST;wire [6:0] TMP;reg[6:0] Q1;reg[7:0] F;reg C;always @(posedge CLK)if(F<AR) F<=F+1;elsebeginF=8'b00;C=~C;endalways @(posedge CLK or negedge RST)if(!RST) Q1<=7'b0000000;else if(EN) Q1<=Q1+1;else Q1<=Q1;assign TMP=Q1;sinrom IC1(.address(TMP),.clock(CLK),.q(Q)); endmodule4、锁相环：5、顶层文件：6、SignalTap II的使用7、锁定引脚8、下载。
实验1DDS信号源实验报告
实验1DDS信号源实验报告
实验1: DDS信号源实验报告
实验目的：使用DDS（Direct Digital Synthesis）技术生成特定频率的信号，并通过示波器验证其输出频率和波形。
实验步骤：
1. 连接设备：将DDS信号源与示波器连接，确保连接正确。
2. 设定DDS信号源参数：打开DDS信号源，进入设置界面，设置输出频率为所需频率。
3. 设置示波器参数：打开示波器，选择合适的量程和时间基准，准备接收信号。
4. 观察信号波形：通过示波器观察信号波形，并使用频率计验证输出频率是否与设置一致。
5. 更改参数和重复步骤3和4，直到得到想要的信号波形。
实验结果：
在实验过程中，我们先设置DDS信号源的输出频率为1kHz，
并使用示波器观察信号波形。
经过验证，示波器显示的频率为
1kHz，符合预期结果。
随后，我们更改DDS信号源的输出频
率为5kHz，并再次使用示波器观察信号波形。
示波器显示的
频率为5kHz，也符合预期结果。
通过多次更改参数和重复实验步骤，我们验证了DDS信号源可以生成特定频率的信号，并且输出频率与设置一致。
同时，观察示波器显示的信号波形可以确定信号的稳定性和准确性。
实验总结：
通过这次实验，我们学会了如何使用DDS技术生成特定频率的信号，并通过示波器验证输出频率和波形。
DDS信号源具有调节方便、频率稳定、波形准确等优点，在电子实验和通信领域有着广泛应用。
在以后的实验和研究中，我们可以利用DDS技术生成不同频率和波形的信号，用于信号处理、测试和调试等应用。
电工电子实验报告---基于FPGA的DDS信号发生器的设计
电工电子实验报告课程名称EDA技术基础实验名称综合实验总结选题性质基于FPGA的DDS信号发生器的设计基于FPGA 的DDS 信号发生器的设计1 DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。
DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器（LPF ）等模块，如图1.1所示。
相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。
整个系统在统一的时钟下工作，从而保证所合成信号的精确。
每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。
这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出的信号频率。
相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。
波形输出图1-1:DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。
信号发生器的输出频率fo 可表示为：Ns f M f M f 2..0=∆= ( 1.1)式中s f 为系统时钟，f∆为系统分辨率，N 为相位累加器位数，M 为相位累加器的增量。
参数确定及误差分析.2 参数确定首先确定系统的分辨率f∆，最高频率max f ，及最高频率max f 下的最少采样点数min N根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ，由公式minmax .N f f s ≥(1.2)确定系统时钟s f 的下限值。
实验五 DDS信号发生器设计
实验五DDS信号发生器的设计(1) 实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
(2) 实验原理：直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。
其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。
f SIN = M（f clk/2n）DDS基本结构相位累加器位宽和采样点关系【例11-12】LIBRARY ieee; --波形数据ROMUSE ieee.std_logic_1164.all;LIBRARY altera_mf;USE altera_mf.altera_mf_components.all;ENTITY data_rom ISPORT( address : IN STD_LOGIC_VECTOR (9 DOWNTO 0);inclock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) );END data_rom;. . .init_file => "./data/ rom_data.mif ", --波形数据初始化文件路径lpm_hint => "ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=rom2",. . .END;【例11-13】LIBRARY IEEE; --32位加法器模块USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER32B ISPORT ( A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END ADDER32B;ARCHITECTURE behav OF ADDER32B ISBEGINS <= A + B;END behav;【例11-14】--32位寄存器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B ISPORT ( Load : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END REG32B;ARCHITECTURE behav OF REG32B ISBEGINPROCESS(Load, DIN)BEGINIF Load'EVENT AND Load = '1' THEN -- 时钟到来时，锁存输入数据DOUT <= DIN;END IF;END PROCESS;END behav;【例11-15】rom_data.mif 10位正弦波数据文件，读者可用MATLAB/DSP Builder 生成 WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENT BEGIN0 : 513; 1 : 515; 2 : 518; 3 : 521; 4 : 524; 5 : 527; 6 : 530; 7 : 533; 8 : 537; 9 : 540; 10 : 543; 11 : 546; 13 : 549; 13 : 552; 14 : 555;. . . . . .（略去部分数据）1018 : 493; 1019 : 496; 1020 : 499; 1021 : 502; 1022 : 505; 1023 : 508; END;(3) 实验内容1：详细述叙DDS 的工作原理，依据例11-12至例11-15完成仿真，并由仿真结果进一步说明DDS 的原理。