D触发器建立和保持时间的时序检查

周莉

【期刊名称】《中文信息》

【年(卷),期】2013(000)004

【摘要】目前的芯片系统越来越复杂,对应的各个功能模块都有自己工作的时钟领域.当各个功能模块之间进行数据传递时,信号就会跨时钟领域.信号跨时钟领域进行传输时,就会出现亚稳态现象,可能导致整个芯片功能的错误.针对不同信号跨时钟领域,本文介绍了几种同步的设计方法.

【总页数】2页(5-6)

【关键词】亚稳态;建立时间;同步设计;时钟领域

【作者】周莉

【作者单位】四川大学锦城学院电子信息工程系,四川成都611731

【正文语种】中文

【中图分类】TP2

【相关文献】

1.触发器（一）—RS触发器与D触发器 [J], 宋东生

2.D触发器信号保持时间tH的探讨 [J], 刘明和; 杨建华

3.基于数据选择器和D触发器的多输入时序电路设计 [J], 任骏原

4.应用 DT触发器的时序逻辑电路的设计方法 [J], 姜文彬; 姜恩华

5.双阶跃JK触发器和多阶跃时序电路 [J], 方振贤; 刘莹

以上内容为文献基本信息，获取文献全文请下载