第6章VHDL设计应用实例2PPT课件
合集下载
VHDL课件
2) 半加器的逻辑描述 LIBRARY IEEE; -- IEEE库的使用说明 USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS --实体h_adder的说明 PORT(a,b:IN STD_LOGIC; co,so:OUT STD_LOGIC); END ENTITY h_adder; ARCHITECTURE art2 OF h_adder IS -- 实体h_adder的结构体art2的说明 BEGIN so<=(a OR b) AND (a NAND b); co<=NOT (a NAND b); END ARCHITECTURE art2;
(5) 在结构体art3中，COMPONENT→END COMPONENT 语句结构对所要调用的或门和半加器两元件 作了声明(COMPONENT DECLARATION)，并由SIGNAL 语句定义了三个信号d、e和f，作为中间信号转存点，以利于 几个器件间的信号连接。 “PORT MAP( )”语句称为元件例化语句(COMPONENT INSTANTIATION)。所谓例化，在电路板上，相当于往上 装配元器件；在逻辑原理图上，相当于从元件库中取了一个 元件符号放在电路原理图上，并对此符号的各引脚进行连线。 例化也可理解为元件映射或元件连接，MAP是映射的意思。 例如，语句“U2：h_adder PORT MAP(a=>e，b=>cin， co=>f，so=>sum)”表示将实体h_adder描述的元件U2的 引脚信号a、b、co和so分别连向外部信号e、cin、f和sum。 符号“=>”表示信号连接。
3.1.3 VHDL程序设计约定 为了便于程序的阅读和调试，对VHDL程序设计特作如下约 定： (1) 语句结构描述中方括号“[ ]”内的内容为可选内容。 (2) 对于VHDL的编译器和综合器来说，程序文字的大小 写是不加区分的。 (3) 程序中的注释使用双横线“--”。在VHDL程序的任何 一行中，双横线“--”后的文字都不参加编译和综合。 (4) 为了便于程序的阅读与调试，书写和输入程序时，使 用层次缩进格式，同一层次的对齐，低层次的较高层次的缩 进两个字符。 (5) 考虑到MAX+plusII要求源程序文件的名字与实体名 必须一致，因此为了使同一个VHDL源程序文件能适应各个 EDA开发软件上的使用要求，建议各个源程序文件的命名均 与其实体名一致。
VHDL语言及应用软件PPT课件
✓ SIGNAL A﹕BIT_VECTOR(7 TO 0)； ✓ 信号A被定义为一个具有8位位宽的矢量，它的最左位
是A(7)，最右位是A(0)。
➢ 字符(CHARACTER)数据类型
✓ 字符类型通常用单引号引起来，如‘A’。字符类型区 分大小写，如‘B’不同于‘b’。字符类型已在 STANDARD程序包中作了定义。
【例】 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY CONTROL_STMTS IS
PORT (A，B，C： IN BOOLEAN； OUTPUT：OUT BOOLEAN)；
END CONTROL_STMTS； ARCHITECTURE EXAMPLE OF CONTROL_STMTS IS
PORT(S1，S2： IN STD_LOGIC； A，B，C，D：IN STD_LOGIC； Z： OUT STD_LOGIC)；
END ENTITY MUX41； ARCHITECTURE ART OF MUX41 IS
SIGNAL S ：STD_LOGIC_VECTOR(1 DOWNTO 0)；
--定义A为整数型变量
✓ VARIABLE B，C：INTEGER：=2； --定义B和C为整型变量，初始 值为2
➢ 信号(SIGNAL)
✓ SIGNAL 信号名： 数据类型﹕=初始值；
✓ SIGNAL S1：STD_LOGIG﹕=0；--定义了一个标准位的单值信号 S1，初始值为低电平
✓ SIGNAL S2，S3：BIT； --定义了两个位BIT的信号S2和S3
BEGIN S<=S1 & S2；
PROCESS(S1，S2，A，B，C，D)
是A(7)，最右位是A(0)。
➢ 字符(CHARACTER)数据类型
✓ 字符类型通常用单引号引起来，如‘A’。字符类型区 分大小写，如‘B’不同于‘b’。字符类型已在 STANDARD程序包中作了定义。
【例】 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY CONTROL_STMTS IS
PORT (A，B，C： IN BOOLEAN； OUTPUT：OUT BOOLEAN)；
END CONTROL_STMTS； ARCHITECTURE EXAMPLE OF CONTROL_STMTS IS
PORT(S1，S2： IN STD_LOGIC； A，B，C，D：IN STD_LOGIC； Z： OUT STD_LOGIC)；
END ENTITY MUX41； ARCHITECTURE ART OF MUX41 IS
SIGNAL S ：STD_LOGIC_VECTOR(1 DOWNTO 0)；
--定义A为整数型变量
✓ VARIABLE B，C：INTEGER：=2； --定义B和C为整型变量，初始 值为2
➢ 信号(SIGNAL)
✓ SIGNAL 信号名： 数据类型﹕=初始值；
✓ SIGNAL S1：STD_LOGIG﹕=0；--定义了一个标准位的单值信号 S1，初始值为低电平
✓ SIGNAL S2，S3：BIT； --定义了两个位BIT的信号S2和S3
BEGIN S<=S1 & S2；
PROCESS(S1，S2，A，B，C，D)
VHDL设计方法.ppt
数据对象—常数
指在设计中不会变的值 改善代码可读性，便于代码修改 必须在程序包、实体、构造体或进程的说明区 域加以说明，是全局量 一般要赋一初始值 保留字——CONSTANT 例： CONSTANT Width : Integer :=8；
定义顺序语句模块，用以将 从外部获得的信号值，或内部的运 算数据向其它的信号进行赋值。 将设计实体内的处理结果 向定义的信号或界面端口进行赋 值 用以调用过程或函数，并 将获得的结果赋值于信号
对其它的设计实体作元件 调用说明，并将此元件的端口与 其它的元件、信号或高层次实体 的界面端口进行连接。
元件例化语句
VHDL的设计单元
VHDL的设计单元
Entity(实体) 用来说明模型的外部输入输出特征 Architecture(构造体) 用来定义模型的内容和功能 每一个构造体必须有一个实体与它相对应，所 以两者一般成对出现
实体
类似一个“黑盒”，实体描述了“黑盒”的输 入输出口
黑盒
rst q[7:0] d[7:0] co clk
clk int as
构造体
用来描述实体的内部结构和逻辑功能 必须和实体（ENTITY）相联系 一个实体（ENTITY）可以有多个构造体 构造体的运行是并发的 构造体描述方式包括： —行为描述 —结构描述 —混合描述
结构体基本结构
ARCHITECTURE <architecture_name> OF <entity_name> IS
练习一
编写包含以下内容的实体代码 端口 D 为12 为 12位双向总线 端口 A为12位输出总线 端口 INT 是1位输出 端口 AS 是一位输出同时被用作内部反馈
VHDL课件VHDL语言及其应用
二选一 用 …⏐… 表示
定义为 用 ::= 表示
语句分隔 用分号 “；” 表示
特殊要强调的内容 用黑体表示
注释
用 “--” 前缀
7பைடு நூலகம்
第二部分 VHDL语言的学习基础 (2)
•书写规定与基本句法单元
▲ 标识符
基本标识符 由VHDL’87支持, 长度不能超过32 个有效字符序列， 字符集:0~9，a~z, A~Z和下划线“_”
--实数0.5的表示
注意：在相邻数字之间插入下划线只为增加可读性，对数值无影响。
9
第二部分 VHDL语言的学习基础 (4)
•书写规定与基本句法单元
▲字符、串、位串
字符： 用单引号括起来，例如，‘A’、‘a’、‘%’
串：用双引号括起来。串内包含双引号字符时，用双写双引号来表示。串长
度超过一行, 用运算符“&”把两个子串连接起来, 例如，
• 信号 抽象描述电路的导线，起保持改变的数值和连接子元件的作用。 信号总是在元件的端口连接元件，元件间交换的信息仅通过信号传送 信号赋值不意味着立即更新其保持的原有内容，因为任何对信号 的赋值操作只能作为预定数值存储在信号的驱动器中，仅当模拟时间 经过起同步作用的语句或再一次启动了进程时才会发生更新动作。 允许利用属性存取过去和当前的数值，可以接受来自变量的赋值
扩展标识符 由VHDL’93，VHDL2001支持，首尾用反斜杠“\”定界， 区分大小写，总与基本标识符不同，字符集：ASCII码， 反斜杠字符要双写，允许任意字符，包括保留字、类型字
▲ 保留字 类型字 专用字
保留字 预留用于专门用途的标识符，VHDL’87,VHDL’93和VHDL2001有差别 类型字 用于表示数据类型的标识符 专用字 用于表示特别信息和常量的标识符
vhdl语言PPT课件
格式4： ---优先条件列举IF语句
IF 条件句1 THEN
顺序语句1;
ELSIF 条件句2 THEN
顺序语句2;
… ELSE
顺序语句n; END IF;
注意！
在PROCESS中“IF” 语句可嵌套使用， 在IF语句中可再调用另一个“IF”语句。
2021/6/16
13
6.6.2 VHDL顺序语句
2. IF语句
2021/6/16
11
6.6.2 VHDL顺序语句
2. IF语句
格式3：多重IF嵌套语句 IF 条件语句1 THEN
顺序语句1； IF 条件语句2 THEN
顺序语句2； ELSE
顺序语句3； END IF； ELSE 顺序语句4 END IF；
2021/6/16
12
6.6.2 VHDL顺序语句 2. IF语句
END；
ARCHITECTURE behav OF alu_ab IS
CONSTANT plus：STD_LOGIC_VECTOR (1 DOWNTO 0):= b “ 00 ” ； CONSTANT minus：STD_LOGIC_VECTOR (1 DOWNTO 0):= b “ 01 ” ； CONSTANT and_ab：STD_LOGIC_VECTOR (1 DOWNTO 0):= b " 10 " ；
a,b,c,d:IN STD_LOGIC; z:OUT STD_LOGIC); END;
2021/6/16
a
数
b
据
c
选 择
z
d
器
s1 s2
4选1数据选择器的功能
s1s2 z 00 a 01 b 10 c 11 d
《VHDL状态机》课件
总结与展望
1 VHDL 状态机对数字电路设计的重要性
VHDL状态机能够将数字电路行为直观地表示出来，提高设计效率。
2 VHDL 状态机在工业自动化控制中的作用
VHDL状态机在自动化控制系统中扮演着重要的角色，提高系统的智能化。
3 VHDL 状态机的发展前景
随着数字电路和自动化技术的不断发展，VHDL状态机将继续发挥重要作用。
《VHDL状态机》PPT课件
VHDL状态机是一种描述数字电路行为的建模语言，本课件将介绍VHDL状态机 的定义、作用以及其在数字电路设计中的重要性。
什么是 VHDL 状态机
定义
VHDL状态机是一种用于描述数字电路中组合逻辑与时序逻辑之间关系的建模方法。
作用
VHDL状态机能够将数字电路行为清晰地表示出来，方便设计者进行分析和调试。
VHDL 状态机的设计方法
1
状态定义
确定所需的状态数量，并为每个状态指定一个唯一的编码。
2
状态转移
根据输入信号和当前状态，定义状态之间的转移条件。
3
输出定义
根据当前状态和输入信号，定义对应的输出信号。
1 VHDL 状态机设计实例
设计一个灯泡控制系统，根据不同输入信号以及当前状态控制灯泡的亮、灭。
VHDL 状态机的调试技巧
VHDL 状态机的基本结构
状态寄存器
用于存储当前状态信息，决 定下一状态的变化。
组合逻辑
根据输入信号和当前状态， 决定下一状态。
输出逻辑
根据当前状态和输入信号， 产生输出信号。
1 VHDL 状态机的两种类型
Moore 状态机：输出只与当前状态有关；Mealy 状态机：输出与当前状态和输入信号有关。
第6章(486)
第6章 VHDL程序设计实验 图6.3 工程属性参数
第6章 VHDL程序设计实验
2．逻辑门的RTL描述 编写MY_AND2实体的VHDL代码。 (1) 选择菜单栏中的 Project→New Source。 (2) 在 Select Source Type 窗口中，选择左侧VHDL Module，在右侧 File Name栏中填入文件名MY_AND2，单 击Next按钮后弹出Define Module窗口，如图6.4所示。
entity MY_AND2 is port ( A: in STD_LOGIC; B: in STD_LOGIC; C: out STD_LOGIC);
end MY_AND2;
architecture BEHAVIORAL of MY_AND2 is begin
C <= A and B; end BEHAVIORAL;
(2) 将AND_OR.VHD的输入定义为一个总线，即STD_ LOGIC_VECTOR类型。
(3) 在AND_OR模块中，必须声明和例化被调用的下层 模块MY_AND2和MY_OR2。
(4) 在AND_OR模块中，必须显式地定义用于下层模块 互联的连线信号。
(5) MY_OR2和AND_OR模块的代码可以参照本实验后 面给出的代码实例。
本实验中会用到3个文件，文件对应的代码分别下：
MY_AND2.VH D
library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_ARITH. all; use IEEE.STD_LOGIC_UNSIGNED. all;
第6章 VHDL程序设计实验
end MY_AND2;
第6章 VHDL程序设计实验
《Verilog HDL数字系统设计——原理、实例及仿真》课件第6章
7
endtask always @ (code or a or b) begin case(code) 2'b00: my_and (a,b,c);
2'b01: c=a|b; 2'b10: c=a-b; 2'b11: c=a+b; endcase end endmodule
/*调用任务 my_and，注意端口列表的顺序应与 任务定义中的一致，这里的 a、b、c 分别对应 任务定义中的 a、b、out*/
endtask
//执行任务工作相应的语句
第6章 任务、函数及其他
5
6.1.2 任务的调用
任务调用的语法格式如下：
<任务名> (端口1，端口2，…，端口n); 例如：
my_task(v,w,x,y,z); 任务调用变量(v,w,x,y,z)和任务定义时的I/O变量(a, b, c, d, e)的顺序是一一对应的。当任务启动时，由v、w和x传入的变 量赋给了a、b和c，而当任务完成后的输出又通过c、d和e赋 给了x、y和z。
第6章 任务、函数及其他
6
【例6.2】 定义一个完成两个操作数按位与操作的任务， 然后在后面的算术逻辑单元的描述中调用该任务完成与操作。
module alutask(code,a,b,c); input[1:0] code; input[3:0] a,b; output[4:0] c; reg[4:0] c; task my_and;
input[3:0] a,b; output[4:0] out; integer i;
begin fo r(i= 3; i>=0; i= i-1) out[i]=a[i]&b[i];
end
第6章 Verilog HDL设计应用实例(20170820)
第6 章
Verilog HDL设计应用实例
图6.2 adder4b的时序仿真结果
图6.3 adder8b的时序仿真结果
第6 章
Verilog HDL设计应用实例
图6.4 adder8b综合后的RTL视图
图6.5 adder8b综合后的RTL视图中将adder4b展开后的视图
第6 章
Verilog HDL设计应用实例
第6 章
Verilog HDL设计应用实例
6.1 8位加法器的设计
1．系统设计思路 加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器 都可由加法器来构成。多位加法器的构成有两种方式：并行进位和 串行进位。并行进位加法器设有进位产生逻辑，运算速度较快；串 行进位方式是将全加器级联构成多位加法器。并行进位加法器通常 比串行级联加法器占用更多的资源。随着位数的增加，相同位数的 并行加法器与串行加法器的资源占用差距也越来越大。因此，在工 程中使用加法器时，要在速度和容量之间寻找平衡点。 实践证明， 4位二进制并行加法器和串行级联加法器占用几乎相 同的资源。这样，多位加法器由 4位二进制并行加法器级联构成是 较好的折中选择。本设计中的8位二进制并行加法器即是由两个4位 二进制并行加法器级联而成的，其电路原理图如图6.1所示。
第6 章
Verilog HDL设计应用实例
（1）输入8位被乘数a及乘数b时，程序会先判断输入值： *若乘数及被乘数有一个为0，则输出乘积为0； *若被乘数与乘数中有一数为1，则输出乘积为被乘数或乘数； *若被乘数或乘数皆非0或1，则利用算法求得乘积； 先预设乘积p为0，位n=0，0 位n<8。 算法求乘积的方法是：利用判断乘数中的第 n位是否为1的方法 进行计算。若为1，则乘积缓存器等于被乘数左移 n位，积数等 于乘积缓存器加积数；若为 0，则n位=n位 +1。如此判断 8次即 可获得乘积。 （2）当乘数和被乘数均为8位时，以for循环执行8次即可完 成乘法计算。
VHDL电路设计.ppt
LPM函 数应用
完成数字电子 技术课程基本 电路的设计
培养学生严谨、 务实、创新和
团结协作的精神
VHDL电路设计说课稿
二、课程特色—教学理念
产品开发
基
企业文化
于
E
技术资料的检索能力
认真严谨
基
于
D A 技 术 的 能 力
EDA器件的选配能力 仿真和开发工具的使用能力 基本电路配置及设计能力
电路的测试与分析能力
突注 出重 职职 业业 能素 力养
EDA技术与VHDL实用教程
FPGA/CPLD 芯片
ASIC、SOC 芯片
一、课程的设置—课程的性质
传统电路设计流程
1、实践性
焊接安装
调试
2、技术性 3、专业性
EDA设计流程
编程下载至芯片
EDA技术与VHDL实用教程
一、课程的设置—课程的性质
代表电子设计技术和应 用技术的发展方向
已经广泛应用于社会的 各个领域
一、课程的设置—课程的性质
VHDL电路设计（EDA技术）即电子设计自动化技术以计算机为工作平 台，以EDA软件工具为开发环境，以硬件描述语言VHDL为设计语言，以 可编程器件FPGA/CPLD为实验载体，以ASIC、SOC芯片为目标器件，以 电子系统设计为应用方向的电子产品自动化设计过程。
QUARTUSⅡ 等软件和 VHDL等源程 序
30岁以下10％
副高以上68％
30-45岁70％
学历结构：均为本科以上学历，6名教师具有研究生学历，占30%。 双师结构：教师“双师” 100%。
VHDL电路设计说课稿
三、教学团队与教学资源—教材分析
曾经使用的理论教材 正在使用的理论教材