《数字电子技术基础》——时序逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章时序逻辑电路
学习要点
5.1 概述
数字电子技术的两个重要组成部分：
所以时序逻辑电路必须含有具有记忆能力的存储元件，最常用的存储元件是触发器。
在时序逻辑电路中既包含输出信号只取决于输入信号的门电路部分，又包含能实现存储功能的触发器部分。
&
Q 时序逻辑电路示意图
按照时序逻辑电路中触发器触发方式的不同，时序逻辑电路可以分为:
同步时序逻辑电路
&
Q1Q
该电路位为同步时序逻辑电路
常用的时序逻辑电路描述方法有方程式、状态表、状态图和时序图。例
时序逻辑电路的输出逻辑表达式。
各触发器输入端的逻辑表达式。
&
Q 1
Q Q X
1K Q
==
--将驱动方程代入相应触发器的特性方程
中，所得到的该触发器的次态方程。
时序逻辑电路状态表00/0000/Z X 1n Q 1
0n Q +11
n Q
+0
n Q
--描述触发器的动态行为，显示了触发器如何根据当前所处的状态对不同的情况做
出反应。
当X=1时，“00”、“01”、“10”、“11”这四个状态构成一个循环，称为“主循环”或
如果每个无效状态在若干个时钟作用后都能够转入有效状态，进入“有效循环”，那么，称这个电路具有自启动能力；否则电路就不具有自启动能力。
器，并且不具有自启动能力。
--描述在时钟源CP作用下时序逻辑电路的状态及输出随输入和时间变化的波形，通常指有效循环的波形图。
作用下，各个触发器状态的变化情况。
5.2 时序逻辑电路的分析
电路图
同步时序逻辑
5.2.2 同步时序逻辑电路分析举例例1 分析图示电路实现的逻辑功能。
各触发器初始状态为0。
Q 0Q 1
Q 1Q 即各触发器的输入逻辑表达式：
n Q Q 01=）输出方程：
n Q
Z 0
=
（3）把驱动方程代入D 触发器的特征方程
得状态方程：
1
n Q D +=10
n n Q
Q
+=n n n n n Q
Q Q Q Q
10111
+=+
信号的作下，各触发
可以看到，电路在时钟脉冲的作用下，每经过4个CP，电路状态循环一次，并且按
照“11”、“10”、“01”、“00”降序排列。
例2 试分析图示电路实现的逻辑功能。
各触发器初始状态为0。
，因此是同步时序逻辑电路。
&
Q 0
Q 1
Q 1
Q 2
Q 2
Q 1Q
=0=n Q
1
⊙
&
Q 0
Q 1
Q 1
Q 2
Q 2
Q n n Q
Q Q 12n n Q Q 2
0n n Q Q Q Q
12+=n
Q Q
2（n
Q
Q 1)⊙
2、根据方程式列出状态表：
001/0000/Z
1
n Q 2n Q 0
n Q
12
n Q
+11n Q +10
n Q +
3、画出电路的状态图：
循环，电路能够实现四进制计数器功能；
“111”经有限个
时钟周期后能够回到有效循环中，电路具有
即该电路为具有自启动能力的四进制计数器。
信号，可以把“001”状态的检测电路。即检状态时，Z信号。
5.2.3 异步时序逻辑电路的分析
异步时序逻辑电路中各个触发器受不同时钟脉冲控制。
分析时需要特别关注时钟脉冲，根据时钟信
Q
Q
1
Q
1
Q
触发器由不同时钟源控制，异步时序逻辑电路。
、列出方程式：
）驱动方程：
）输出方程：
n
D Q
=
Q
Z=
时钟方程：
Q
Q
1
Q
1
Q
）状态方程：
00
n n
Q Q
+
CP CP
=
1
1
CP Q
=⊕
2、根据方程式列出状态表：
01/000/Z CP
10
n Q +1n Q 11
n Q +0
n Q
从电路的状态表、状态图可以看到，
脉冲，电路状态循环一次，
、“10”“11”升序排
信号可以看作是进位信号。
例2分析电路逻辑功能。各触发器初始状态为0。
&
Q 1
Q 2
Q 电路由三个上升沿触发的触发器组成：的时钟输入端由时钟源控制
的时钟输入端由控制n
Q 1电路是异步时序逻辑电路。
）输出方程：
&
Q 0Q 1
Q 1
Q 2
Q 2
Q 01
J =0
n Q
=21
=n n n Q
Q Q 0
1
2
=