FPGA的配置芯片
复旦微fpga技术手册
复旦微fpga技术手册一、简介在当今数字电子系统的设计与开发中，可编程逻辑设备（FPGA）扮演着重要角色。
复旦微FPGA技术，作为一种新型的FPGA设计理念和实现方式，结合了传统FPGA和现代微电子技术的优势，具备灵活性高、功耗低、集成度高等特点。
本手册将详细介绍复旦微FPGA 技术的基本原理和应用方法。
二、复旦微FPGA技术原理1. 硅基架构复旦微FPGA技术采用先进的硅基微电子制程，通过在硅芯片上集成大量可编程逻辑单元（PLU）和配套电路。
PLU单元与其他电路之间采用互连方式连接，构成可编程逻辑阵列，通过编程可以实现灵活的数字逻辑功能。
2. 配置单元配置单元是复旦微FPGA技术的核心组成部分，用于配置PLU单元的行为和功能。
配置单元根据设计者的需求进行编程配置，可以实现不同的逻辑功能，如门电路、寄存器、时序控制等。
配置单元使用复旦微FPGA提供的配置软件进行配置文件生成，通过编程将配置文件加载到芯片中完成配置。
三、复旦微FPGA技术应用复旦微FPGA技术可以广泛应用于数字电子系统的设计与开发中，其中主要包括以下几个方面：1. 逻辑设计复旦微FPGA技术可以实现各种复杂的数字逻辑电路设计，如计数器、状态机、数据处理等。
通过配置单元的编程配置，可以在芯片上灵活地实现特定的逻辑功能。
2. 通信接口复旦微FPGA技术提供了多种通信接口的支持，如UART、SPI、I2C等。
通过配置单元的编程配置，可以快速实现各种通信接口的控制和数据传输。
3. 图像处理复旦微FPGA技术在图像处理领域有广泛的应用，可以通过配置单元实现图像滤波、图像识别、边缘检测等功能。
其高集成度和低功耗的特点使得复旦微FPGA技术成为图像处理领域的理想选择。
4. 信号处理复旦微FPGA技术在信号处理方面也有重要的应用，可以通过配置单元实现数字信号滤波、频谱分析、数字滤波器等功能。
其高性能和灵活性使得复旦微FPGA技术成为信号处理领域的有力工具。
fpga芯片价格
fpga芯片价格FPGA（Field-Programmable Gate Array）是一种集成电路芯片，可以根据用户的需求进行灵活的重构。
它不同于传统的固定功能集成电路，可以通过编程来实现特定的功能，因此被广泛应用于数字电路设计和嵌入式系统开发中。
FPGA芯片的价格因品牌、规格和性能等因素而异。
一般而言，FPGA芯片的价格较高，但随着市场竞争的激烈以及技术的发展，价格也在逐渐下降。
下面将从几个主要厂商的角度介绍FPGA芯片的价格。
1. Xilinx（赛灵思）是全球最大的FPGA厂商之一，其FPGA芯片价格相对较高。
例如，赛灵思最新推出的Versal ACAP系列（Adaptive Compute Acceleration Platform）芯片，价格从数千美元到几万美元不等。
不同配置的芯片具有不同的性能和功能，价格也相应不同。
2. Altera（英特尔）是另一家重要的FPGA厂商。
其FPGA芯片价格也较高。
例如，英特尔的Arria 10系列FPGA芯片，根据配置和性能的不同，价格从数千美元到几万美元不等。
3. Microchip Technology Inc.是一家全球领先的半导体解决方案供应商，其FPGA芯片的价格相对较低。
例如，Microchip的SmartFusion2系列FPGA芯片，价格从几十美元到数百美元不等。
这些芯片具有较低的功耗和较高的可编程逻辑资源。
4. Lattice Semiconductor是一家专注于低功耗FPGA和CPLD（Complex Programmable Logic Device）的厂商，其FPGA芯片价格一般较低。
例如，Lattice的ECP5系列FPGA芯片，价格从几十美元到数百美元不等。
另外，FPGA芯片的价格还会受到市场需求、供应情况和技术进步等因素的影响。
随着市场对FPGA的需求增加，厂商为了提高竞争力常常会降低价格。
此外，新一代的FPGA技术也会不断推动价格下降。
FPGA简介
IDEA Confidential
11
FPGA的优势
稳定性
软件工具提供了编程环境，FPGA电路是真正的编程“硬”执行过 程。 基于处理器的系统往往包含了多个抽象层，可在多个进程之间 计划任务、共享资源。 驱动层控制着硬件资源，而操作系统管理内 存和处理器的带宽。 对于任何给定的处理器内核，一次只能执行一 个指令，且基于处理器的系统时刻面临着严格限时的任务相互取占 的风险。 而FPGA不使用操作系统，拥有真正的并行执行和专注于 每一项任务的确定性硬件，可减少稳定性方面出现问题的可能。
IDEA Confidential
24
FPGA开发流程
配置下载 通过编程器（programmer）将布局布线后的配置文件下载至FPGA中， 对其硬件进行编程。配置文件一般为.pof或.sof文件格 式，下载方式包 括Active Serial Programming（主动）、Passive Serial（被动）、 JTAG等方式。
IDEA Confidential
16
FPGA开发流程
RTL级HDL描述
设计方法：自下而上与自上而下两种方式。 自下而上：由最底层的元器件开始，从基本子系统去构建大系统的 电路设计模式是我们最初进行电路设计的一种基本方法。这种由底向 上的设计方式是电子线路初期频频采用的方法，在电路不太复杂、层 次比较简单的设计中，它是一种非常行之有效的方法。但随着电路越 来越复杂，这种方法则会存在着较大的弊病。这就是，纵然每个子系 统的设计分别满足各自的要求，系统的整体性能指标却往往得不到保 障。
20
FPGA开发流程
综合
将RTL级HDL语言翻译成由与、或、非门等基本逻辑单元组成的门级 连接（网表），并根据设计目标与要求（约束条件）优化所生成的逻 辑连接，输出门级网表文件。
FPGA结构与原理
FPGA结构与原理FPGA（现场可编程门阵列）是一种可以通过编程配置的硬件设备，可以实现数字逻辑电路的功能。
它使用大量的逻辑门、寄存器和可编程的连线资源，可以实现各种复杂的数字逻辑电路，如处理器、通信接口、图像处理等。
本文将介绍FPGA的结构与原理。
一、FPGA的结构FPGA的主要结构由三个部分组成：逻辑单元（Logic Element，LE）、可编程内部连接资源和输入/输出资源。
1. 逻辑单元（Logic Element，LE）逻辑单元是FPGA的基本计算单元，用于实现数字逻辑功能。
每个逻辑单元由一个或多个可编程逻辑元素（PLE）组成，PLE包括逻辑门（如与门、或门、非门等）、选择器和触发器（如D触发器或JK触发器）。
逻辑单元中的PLE经过编程配置后，可以实现各种逻辑功能，如布尔运算、复杂的控制逻辑等。
2.可编程内部连接资源可编程内部连接资源是FPGA中用于连接逻辑单元的资源，通过编程配置可以将逻辑单元连接起来。
它通常由多层的可编程互连网络构成，可以通过编程来控制信号的传输路径。
内部连接资源可以实现各种逻辑电路的连接，如寄存器、加法器、乘法器、存储器等。
3.输入/输出资源输入/输出资源用于与FPGA外部环境进行通信，包括输入和输出引脚以及输入/输出接口电路。
FPGA可以通过输入引脚接收外部数据，并将输出数据通过输出引脚发送到外部环境。
输入/输出引脚可以通过编程配置来控制数据的传输方向和数据的格式。
二、FPGA的原理FPGA的工作原理可以概括为编程配置、逻辑运算和时序控制。
1.编程配置FPGA的编程配置是将逻辑单元和可编程内部连接资源设置为特定的状态，使其能够实现特定的逻辑功能。
编程配置通常使用设计工具通过硬件描述语言（HDL）或图形化界面进行。
编程配置可以通过厂商提供的评估板、开发工具或JTAG接口等进行。
2.逻辑运算FPGA的逻辑运算是通过逻辑单元实现的。
逻辑单元可以根据编程配置的逻辑功能来执行相应的逻辑运算。
FPGA--SDRAM,SRAM,FLASH,EPCS
关于SDRAM，SRAM，FLASH，EPCS在FPGA开发板上除了内部onchip memory，都有几种不同的存储器，比如SDRAM，SRAM，FLASH，EPCS。
1.EPCSFPGA只是一个装载软核配置信息的一个工具，它是基于SRAM的查找表，上电的时候需要重新配置，因此一定需要一个配置芯片。
一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串行FLASH。
一般使用AS模式下载EPCS系列器件。
但有时候可能遇到AS模式不能成功下载的案例，原理图以及PCB板都是按照推荐电路设计，这时候我们可以通过Flash Loader检验EPCS器件是否良好。
即通过JTAG方式下载EPCS系列器件。
如果这种方式还是不能进行正确的AS模式的下载的话，可能EPCS器件本身已经不能正常工作了，此时可以建议更换配置芯片了。
在AS模式下，由目标FPGA来主动输出控制和同步信号（包括配置始终）给Altera专用的串行配置芯片EPCS*。
2.FLASH属于EEPROM(电擦除可编程只读存储器)，一种不挥发性（Non-Volatile ）内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。
在FPGA开发板中一般用来存储应用程序（C程序等）。
用户可以将程序或用户数据烧写入Flash，可以通过NiosII IDE中提供的工具“Flash Programmer”来实现，非常方便，当然也可以自己写代码来将数据烧写入Flash。
3.SDRAMSDRAM是多Bank结构，例如在一个具有两个Bank的SDRAM的模组中，其中一个Bank 在进行预充电期间，另一个Bank却马上可以被读取，这样当进行一次读取后，又马上去读取已经预充电Bank的数据时，就无需等待而是可以直接读取了。
这也就大大提高了存储器的访问速度。
fpga10芯下载器 定义
fpga10芯下载器定义
FPGA10芯片下载器是指在下载系统中使用FPGA10芯片，可实现芯片程序或者参数的下载。
它是一种集成电路，通常由FPGA处理器和下载控制器所构成，可任务通过接口连接到主微处理器，由其控制。
此外，它还具有灵活性，可以根据不同的应用场景，可以调整程序或参数的格式和数量，也可以实现多芯片共用一个下载器，减少硬件投入。
FPGA10芯片下载器主要应用于嵌入式系统，可实现芯片程序及参数的下载，可有效地降低嵌入式设备制造成本和维护成本，提高系统可靠性。
它可实现芯片下载后系统对芯片程序和参数的实时修改，可高效的控制和监控芯片的运行状态，可提升设备的性能和操作安全性。
FPGA10芯片下载器具有安全可靠、高性能、灵活性强等特点，已成为嵌入式系统的优良开发工具，应用于计算机、通信、家用电器、机电等领域，可帮助企业快速灵活完成程序设计和参数下载，缩短了产品进入市场的时间，推动了嵌入式系统快速发展。
高云 Gowin FPGA产品 编程配置手册
Gowin FPGA产品编程配置手册UG290-1.06, 2019-08-16版权所有©2019广东高云半导体科技股份有限公司未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。
免责声明本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。
除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。
高云半导体对高云半导体产品的销售和／或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。
高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。
高云半导体不承诺对这些文档进行适时的更新。
目录目录 (i)图目录 (iii)表目录 (iv)1 关于本手册 (1)1.1 手册内容 (1)1.2 适用产品 (1)1.3 相关文档 (1)1.4 术语、缩略语 (2)1.5 技术支持与反馈 (2)2 名词解释 (3)3 配置模式 (5)3.1 GW1N(R/S)系列FPGA产品 (5)3.2 GW2A(R)系列FPGA产品 (6)4 配置管脚介绍 (7)4.1 配置管脚列表及复用选项 (7)4.1.1 配置管脚列表 (7)4.1.2 配置管脚复用 (8)4.2 配置管脚功能及应用 (10)5 配置模式介绍 (15)5.1 配置须知 (16)5.2 JTAG配置 (20)5.3 自启动配置（仅GW1N(R/S)系列支持） (23)5.4 SSPI配置模式 (24)5.5 MSPI配置模式 (26)5.6 双启动配置（仅GW1N(R/S)系列支持） (32)5.7 CPU配置模式 (34)5.8 SERIAL配置模式 (35)6 比特流文件配置 (37)6.1 配置选项设置 (38)6.2 配置数据加密（仅GW2A(R)系列支持） (38)6.3 配置文件大小 (41)7 安全性考虑 (42)8 边界扫描操作 (44)9 SPI Flash选择 (46)图目录图4-1配置管脚复用设置 (10)图4-2 MCLK频率设置 (14)图5-1固定管脚推荐接法 (17)图5-2重新上电时序图 (18)图5-3触发时序图 (19)图5-4 JTAG配置模式连接示意图 (21)图5-5 JTAG菊花链配置模式连接示意图 (22)图5-6 JTAG配置模式时序图 (22)图5-7 SSPI配置模式连接示意图 (24)图5-8 SSPI编程外部Flash连接示意图 (25)图5-9 SSPI配置模式时序图 (25)图5-10 MSPI配置模式连接示意图 (27)图5-11 JTAG接口编程外部Flash的连接示意图 (28)图5-12 设置下一个BitStream的启动地址 (29)图5-13 设置外部Flash的编程地址 (30)图5-14一片Flash配置多片FPGA连接示意图 (30)图5-15 MSPI下载模式时序图 (31)图5-16双启动配置模式流程图 (33)图5-17 CPU配置模式连接示意图 (34)图5-18 SERIAL配置模式连接示意图 (35)SERIAL配置模式时序图5-19如所示。
CPLD和FPGA的区别
《CPLD和FPGA的区别》1).两者的区别:最大的区别，就是CPLD进行一次下载编程（写入操作）后，其逻辑门组合方式就保存下来，不管什么时候断电，通电，他都可以执行上一次的逻辑功能。
FPGA不能保存上次逻辑功能，断电后，FPGA就失去所有配置。
因此FPGA通常需要带一块配置芯片，在通电后，对FPGA进行重新配置，恢复功能（重配置需要时间，CPLD通电后，马上就可以执行相应逻辑）。
CPLD的擦写次数非常有限，经过100～1000次左右的反复擦写就报废了。
而FPGA可以反复擦写无限次（当然，实际上是有限的。
但是在通常使用中，就算你反复擦写，大概你挂了，它还没有挂）。
FPG的配置芯片擦写次数有限，而且常常只能烧写一次（OTP)。
CPLD的容量一般比较小，FPGA容量很大。
综合上面所有的情况，结论是这样的，你在学习阶段，或者开发阶段，最好使用FPGA，因为可以反复擦写，不对马上重新烧写。
只要不断电，你烧写下去的逻辑功能是一直可用的。
定型后可以使用CPLD，可以免去FPGA。
但是当你的配置容量非常大的时候，CPLD装不下，你又必须采用FPGA了，这个时候，在最后成品上需要加配置芯片（当然也用单片机模拟配置芯片，具体这个地方不介绍）。
市面上尤其是学校里面可以看到Xilinx公司或者Altera公司各种不同的开发板，其实只有两个大类，CPLD开发板和FPGA开发板。
尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点:①ＣＰＬＤ更适合完成各种组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。
换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。
②ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。
③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵活性。
ＣＰＬＤ通过修改具有固定内连电路的逻辑功能来编程,ＦＰＧＡ主要通过改变内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。
基于ARM远程升级FPGA配置方法
• 42•针对采用JTAG本地化方式更新FPGA 程序不够灵活，无法满足用户现场更新的问题，设计一种可用于Altera公司FPGA系列的远程升级方式。
采用FTP协议远程传输升级文件到设备端，设备内部ARM直接通过SPI操作EPCS存储芯片，重新上电后FPGA从EPCS载入新程序，整个升级过程不需要FPGA干预。
实践证明，方案使得FPGA 程序更新和调试更方便。
1.引言现场可编程门整列FPGA 由于其资源丰富，功能强大，被广泛应用在电子产品中。
FPGA 内部没有ROM 存储，掉电后配置数据丢失，所以通常将FPGA 配置数据下载到另一块存储芯片上，上电后FPGA 主动从存储芯片加载配置到内部RAM 中。
而配置芯片下载方式通常是厂家提供的本地调试器，这种程序下载手段不便于产品后期维护。
FPGA 远程升级已有相关研究（张永乐，王永勇，郑炜，一种基于FPGA 的在线程序升级方案：电子技术应用，2017；李强，罗超，夏威，何子述，FPGA 远程更新系统：仪表技术与传感器，2014；刘金福，武宏伟，杨胜姚，一种远程在线更新FPGA 程序的方法：单片机与嵌入式系统应用，2012；沈潇波，颜科峰，陈子龙，一种以太网在线更新FPGA 目标程序的方法：声学与电子工程，2016；刘永恩，王俊芳，FPGA 远程升级技术的分析与实现：无线电工程，2012），大多都需要对存储单元做分区，分别存放升级通信程序和业务程序。
这些方案无法解决如果远程升级程序错误导致FPGA 启动失败时，远程升级技术失效的问题，只能打开机壳以本地下载方式修复。
本文从该角度出发，设计依赖于外置ARM 处理器的FPGA 程序远程更新方案，FPGA 不需要参与更新过程，省去设计FPGA 升级通信程序，使得方案的通用性较强。
2.EPCSEPCS 是Altera 的串行配置器件系列，是FPGA 工业领域低成本配置器件，该系列包括EPCS4、EPCS16、EPCS128等，主要区别在于容量上的差异。
SPARTAN6 FPGA配置 中文翻译
在主动配置模式下，S6 默认的通过 S6 内部晶体振荡器或者是外部主动时钟源 GCLK0/USERCCLK 来驱动 CCLK 输出配置时钟。当使用内部晶振的时候，可以通过配置 BitGen 软件中的-g ConfigRate 位来进行配置时钟频率的选择，S6 默认设置为 2MHz。
2.4.1 并行配置管脚
Pin M[1:0] CCLK D[15:0] DONE
INIT_B
PROGRAM_B CSI_B
RDWR_B
CSO_B
Type I I/O
三态 I/O I/O/OD
I/O/OD
I I
I
O
Dedicated/ Dual-purpose
Description
复用
配置模式选择管脚
1.1 什么是配置？
S6 的配置就是应用配置数据通过比特流的方式加载进入 S6 内部存储器。
1.2 配置模式？
主从角度（时钟方向） S6 可以主动地从外部非易失性存储器加载数据来配置自己 S6 也可以被动的由外部微处理器等加载来配置自己
位宽角度 串行配置 8bit/16bit 并行模式
配置结束之后，S6 内部的晶振关闭，除非发生以下情况： 使用 SEU 侦测 CFGMCLK 在启动初始的时候就已经连接了
SUSPEND 模式下选择使用内部时钟（晶振仅在在唤醒的流程中开启） 密钥使能 CCLK 管脚是一个复用引脚，在配置之前，片内是没有上拉电阻的。配置完成之后作为 IO 口使用，除非 PERSIST 使用了。 被动配置模式下，CCLK 作为输入管脚。 不管在何种配置模式下面，JTAG 接口都是可用的。
制管脚、CSO_B、MOSI 在配置的时候都是有效的。 S6 的 BANK2 供电电压必须和 XILINX 平台 FLASH PROM 供电电压相同。 DONE 管脚默认的是作为带有内部上拉的 OD 门输出管脚，但是依然建议额外外接一个
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
很多兄弟对于CPLD下JTAG的下载很熟悉了,可转到FPGA来的时候,多多
少少有些迷惑,怎么出现配置芯片了,为什么要用不同的下载电缆,不同的下载模
式?我就自己知道的一点东西谈一些个人的见解,并发一些资料.希望路过的朋友
喝个采,版主给点威望.有问题大家也一起讨论,欢迎拍砖.
1.FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）
和最常用的(JTAG)配置方式。
AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS
系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用
Altera串行配置器件来完成。Cyclone期间处于主动地位，配置期间处于从属地
位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，
1个时钟周期传送1位数据。(见附图)
PS则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，
EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过
DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存，1个时钟周期传送1
位数据。(见附图)
JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合
边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器
来完成。
FPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。在
实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。在实用系统
中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外
围专用存储芯片中获得配置数据，而此芯片中fpga配置信息是用普通编程器将
设计所得的pof格式的文件烧录进去。
专用配置器件：epc型号的存储器
常用配置器件：epc2,epc1,epc4,epc8,epc1441(现在好象已经被逐步淘汰了)等
对于cyclone cycloneII系列器件,ALTERA还提供了针对AS方式的配置器
件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他们只适用于
cyclone系列.
除了AS和PS等单BIT配置外，现在的一些器件已经支持PPS，FPS等一些并
行配置方式，提升配置了配置速度。当然所外挂的电路也和PS有一些区别。还
有处理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十种。比如
Altera公司的配置方式主要有
Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Sync
hronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA
),JTAG等七种配置方式，其中Cyclone支持的配置方式有PS，AS，JTAG三种.
2 对FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，
通过一条下载线进行烧写的话，那么开始的"nCONFIG,nSTATUS"应该上拉，要
是考虑多种配置模式，可以采用跳线设计。让配置方式在跳线中切换,上拉电阻
的阻值可以采用10K
3,在PS模式下tip:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已
经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号.(祥见下图).一般平
时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,
才把程序烧在配置芯片中, 然后将芯片焊上.或者配置芯片就是可以方便取下焊
上的那种.这样出了问题还可以方便地调试.
&<60; 在AS模式下tip: 用过一块板子用的AS下载，配置芯片一直是焊在板子
上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA
的配置，而PS方式需要电路上隔离。
4，一般是用jtag配置epc2和flex10k,然后 epc2用ps方式配置flex10k.这样用比
较好.（这是我在网上看到的,可以这样用吗?怀疑中）望达人告知.
5,下载电缆,Altera下的下载电缆分为byteblaster和byteblasterMV,以及
ByteBlaster II,现在还推出了基于USB-blaster.由于BB基本已经很少有人使用,而
USB-Blaster现在又过于昂贵,这里就说一下BBII和 BBMV的区别.
BBII支持多电压供电5.5v,3.3v,2.5v,1.8v;
BBII支持三种下载模式:AS,可对Altera的As串行配置芯片(EPCS系列)进行编程
&<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; PS,可对
FPGA进行配置
&<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; JTAG,可对
FPGA,CPLD,即Altera配置芯片(EPC系列)编程
&<60; &<60; 而BBMV只支持PS和JTAG
6,一般在做FPGA实验板,(如cyclone系列)的时候,用AS+JTAG方式,这样可以用
JTAG方式调试,而最后程序已经调试无误了后,再用 AS模式把程序烧到配置芯片
里去,而且这样有一个明显的优点,就是在AS模式不能下载的时候,可以利用
Quartus自带的工具生成JTAG模式下可以利用的jic文件来验证配置芯片是否已
经损坏,方法祥见附件(这是骏龙的人写的,摘自咱们的坛子,如有版权问题,包涵包
涵).
7.Altera的FPGA可以通过单片机,CPLD等加以配置,主要原理是满足datasheet
中的时序即可,这里我就不多说了,有兴趣的朋友可以看看下面几篇文章,应该就
能够明白是怎么回事了.
8.配置时,quartus软件操作部分：
(1).assignment-->device-->device&pin options-->选择
configuration scheme,configuaration mode,configuration device,注
意在不支持远程和本地更新的机器中configuration mode不可选择,而
configuration device中会根据不同的配置芯片产生pof文件,
如果选择自动,会选择最小密度的器件和适合设计
(2).可以定义双口引脚在配置完毕后的作用,在刚才的
device&pin option-->dual-purpose pins-->,可以在配置完毕后继续当I/O口
使用
(3).在general菜单下也有很多可钩选项,默认情况下一般不做改动,具体用法参见
altera configuration
handbook,volume2,sectionII.
(4)关于不同后缀名的文件的适用范围:
sof(SRAM Object File)当直接用PS模式下将配置数据下到FPGA里用
到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII会自
动生成,所有其他的配置文件都是由sof生成的.
pof(Programmer Object File)也是由quartusII自动生成的,BBII适用,AS模式下将配
置数据下到配置芯片中
rbf(Raw Binary File)用于微处理器的二进制文件.在PS,FPP,PPS,PPA配置下有用
处
rpd(Raw Programing Data File)包含bitstream的二进制文件,可用AS模式配置,只
能由pof文件生成
hex(hexadecimal file)这个就不多说了,单片机里很多
ttf(Tabular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式
sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的
jam(Jam File)专门用于program,verigy,blank-check
jic的用法6楼已经提到,在这里就不多说了