第3章 逻辑器件
合集下载
数字电子技术 第三章 逻辑门电路
D1 D2 R
F A B ≥1 F
电路图和符号
或门逻辑状态表
A B D1 D2 R
F
A 0（0V） 0（0V） 1（5V） 1（5V）
B 0（0V） 1（5V） 0（0V） 1（5V）
F 0（0V） 1（4.3V） 1（4.3V） 1（4.3V）
电路波形图
A B F
3.三极管构成的非门电路
+12V
u O U CC U BE3 U D3 3.6V
=5V-0.7V-0.7V=3.6V
即输入输出之间实现了“与非”的逻辑关系。
3.TTL与非门传输特性 电压传输特性是指输出电压 u O 随输入电压u I变化的 关系曲线，即 u O f (u I )
uO / V
AB --截止区
B
3. 6 2. 0 1.0
输入级
中间级
输出级
（1）输入级。 对输入变量实现“与”运算， 输入级相当于一个与门。
R1
R2
R4
+U CC
T3 A B D1 D2 R3 T1 T2 D3 F T4
（2）中间级。 实现放大和倒相功能。向后级 提供两个相位相反的信号，分 别驱动T3、T4管。
输入级
中间级
输出级
（3）输出级。 减小电路的输出电阻，提高输出 带负载能力和抗干扰能力。T3和 T4管总处于一管导通而另一管截 止的工作状态。
理想开关 (1)开关闭合时，开关两端电压为0； (2)开关断开时，其流过的电流为0，其两端 间呈现的电阻为无穷大；且开关的转换在瞬 间完成。 半导体二极管、三极管和MOS管，是构成这种电子 开关的基本开关元件。 导通时，相当于开关闭合； 截止时，相当于开关断开。
第+3+章+逻辑门电路
当vI=vGS<VGS(th)时，MOS管 工作在截止区,只要 RD<<ROFF,v0=VOHVDD.
由电子电路实现逻辑运算时，它的输入和 输出信号都是用电位（或称电平）的高低表示 的。高电平和低电平都不是一个固定的数值， 而是有一定的变化范围。
门电路的输出状态与赋值对应关系：一般 采用正逻辑即高电位对应“1”；低电位对应 “0”。 高电平 低电平 UCC 1 0V 利用管子的开关特性能够实现各种门电路。
R1 b1 3k
+5V
R2
T2 R3
+5V
R1
T1
c1
T5
饱和压降
T1
灌电流的计算
5 T 压降 T 的 be 结压降 5 1 I OL R 1
5 0 . 3 0 . 7 1 . 4 mA 3
有关电流的技术参数
名 称 及 符 号 输 入 低 电 平 电 流 I iL 输 入 高 电 平 电 流 I iH I O L 及 其 极 限 I O L（ m ax） IOH 及 其 极 限 IOH
A B Y1 Y2
Y2
有“1” 0”出“1” 0”，全“0” 1”出 “0” 1”
3.1.4 “与非” 门电路
+12V D1 D2 二极管与门
+12V +3V R1 D
A B
R2
F
三极管非门
逻辑式：
逻辑符号： A
&
FA B
B
F
采用类似的方法还可以构成或非门、异或门等。
分立元件门电路的缺点：
1. 2. 体积大、工作不可靠。 需要不同电源。
UCC RC
& 符号 F F = ABC
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
数字电路逻辑设计第3章集成逻辑门综述
17
4. 平均延迟时间
晶体管作为开关应用时，存在着 延迟时间td、存储时间ts、上升 时间tr、下降时间t f。在集成门 电路中由于晶体管开关时间的影 响，使得输出和输入之间存在延 迟。即存在导通延迟时间tPHL和 截止延迟时间tPLH 。
t pd
1 (t PHL t PLH ) 2
平均延迟时间大小反映了 TTL门的开关特性，主要说明TTL门的工作速 度。
3
3.1.1 晶体二极管开关特性
通常把电压Vth称为二极管的正向开启电压或门限电压， 也称阈值电压。 一般硅管的门限电压Vth 为0.6 ~ 0.7V；锗管的门限电压 Vth为0.2 ~ 0.3V。通常硅二极管取0.7V，锗二极管取 0.3V。
4
3.1.1晶体二极管开关特性
在数字电路中，二极管可构成与门和或门。
利用三态门还可以实现数据的双向 传输。
如右下图，当三态使能端EN=1时，D0 经门G1反相送到数据总线，门G2呈高 阻态；当三态使能端EN=0时，数据总 线中的DI由门G2反相后输出，而门G1 呈高阻态。
21
3.2.4 其它系列TTL门电路
前面分析的是CT 54/74系列的典型与非门电路，为了提 高工作速度，降低功耗，在CT 54/74系列后又相继研制 生产了CT 54H/74H系列、CT 54S/74S系列、CT 54LS/74LS系列。
11
3.2.1 晶体管–晶体管逻辑门电路（TTL）
DTL与非门
1. 输入级由多发射极晶体管T1和电阻R1构成，实现与逻辑； 2. 中间级由T2和电阻R2、R3组成，从T2的集电极和发射极同时输出 两个相位相反的信号，作为T3和T4输出级的驱动信号； 3. 输出级由T3、D4、T4和R4构成，实现非逻辑。
4. 平均延迟时间
晶体管作为开关应用时，存在着 延迟时间td、存储时间ts、上升 时间tr、下降时间t f。在集成门 电路中由于晶体管开关时间的影 响，使得输出和输入之间存在延 迟。即存在导通延迟时间tPHL和 截止延迟时间tPLH 。
t pd
1 (t PHL t PLH ) 2
平均延迟时间大小反映了 TTL门的开关特性，主要说明TTL门的工作速 度。
3
3.1.1 晶体二极管开关特性
通常把电压Vth称为二极管的正向开启电压或门限电压， 也称阈值电压。 一般硅管的门限电压Vth 为0.6 ~ 0.7V；锗管的门限电压 Vth为0.2 ~ 0.3V。通常硅二极管取0.7V，锗二极管取 0.3V。
4
3.1.1晶体二极管开关特性
在数字电路中，二极管可构成与门和或门。
利用三态门还可以实现数据的双向 传输。
如右下图，当三态使能端EN=1时，D0 经门G1反相送到数据总线，门G2呈高 阻态；当三态使能端EN=0时，数据总 线中的DI由门G2反相后输出，而门G1 呈高阻态。
21
3.2.4 其它系列TTL门电路
前面分析的是CT 54/74系列的典型与非门电路，为了提 高工作速度，降低功耗，在CT 54/74系列后又相继研制 生产了CT 54H/74H系列、CT 54S/74S系列、CT 54LS/74LS系列。
11
3.2.1 晶体管–晶体管逻辑门电路（TTL）
DTL与非门
1. 输入级由多发射极晶体管T1和电阻R1构成，实现与逻辑； 2. 中间级由T2和电阻R2、R3组成，从T2的集电极和发射极同时输出 两个相位相反的信号，作为T3和T4输出级的驱动信号； 3. 输出级由T3、D4、T4和R4构成，实现非逻辑。
第三章 逻辑门电路教材
输出电平(TTL)：
0V
输出高电平UOH>2.7V 输出低电平UOL<0.5V
0
UIL上0限.5V
0
低电平
Vcc
逻辑“0”和逻辑“1”对应的电压范
围宽，因此在数字电路中，对电子
元件、器件参数精度的要求及其电
Uo 源的稳定度的要求比模拟电路要低。 UI
S
实际开关为晶体二极管、 三极管以及场效应管等电
当uI=UIH时，三极管深度饱和，uo=USEs=UOL － 开关闭合
当uI=UIL时，三极管截止，uO=Vcc=UOH
－ 开关断开
4. 三极管开关电路的分析方法
①进行假设； ②分析估算； ③比较检查；④ 写出结果
【例3.1】分析如图所示的三极管 开 关 电 路 ， 已 知 RC=1k ， VCC=12V ， β=60 。 在 下 列 条 件 下
因为IB>IBS，所以T饱和，VO=0.3V
（3）当输入悬空时设T导通，VBE=0.7V
IB
I R1 I R2
VCC R1
VBE R3
VBE VBB R2
5 0.7 0.7 8 4.7 3 18
0.075 mA
因为IB>IBS，所以T饱和，VO=0.3V
VI
+
D反偏时：RD=∞ ，ID=0， UD=VI——相当开关断开
（3）实际二极管的开关特性（伏安特性）
ID/mA
锗硅
VZ
IS
UD/V
0 VD
特性：① UD0（反偏和零偏） 时D截止；
② UDVD（开启电压）时D导通， D导通时UD=VD——钳位作用 ；
第三章 逻辑门电路lhc
TN1
截止 导通 截止 导通
截止 导通 导通 截止 导通 截止 截止 导通
TP2 T N1 TN2
L
0 1
1 0
1 1
导通 截止 导通 截止
0
<思考题>
N输入的或非门的电路的结构? 输入端增加有什么问题?
或非门
L A B
A B
≥1
3. CMOS异或门电路
A B
L A B X A B A B
L A
S1 TN
1
L
作图分析： P沟道MOS管输出特性曲线坐标变换
输入高电平时的工作情况
输入低电平时的工作情况
2. 电压传输特性和电流传输特性
电压传输特性
vO f ( vI )
3.CMOS反相器的工作速度 带电容负载
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：10 ns。
输出短接，在一定情况下会产 生低阻通路，大电流有可能导致 器件的损毁，并且无法确定输出 是高电平还是低电平。 可用漏极 开路的OD门来实现线与功能。
+VDD
A
B 1 0
T N2
T N1
（1）漏极开路门的结构及符号 电路
TP2
+VDD
逻辑符号
漏极开路门输出连接
VDD RP L
L
TP1 L
VDD RP A B C D & & L
3.1.5 CMOS 逻辑门电路
1.CMOS 与非门电路 VTN = 2 V VTP = 2 V
(a)电路结构
+VDD +10V
10V 0V
(b)工作原理
数电-第三章 逻辑门电路
D接正电源
截止
导通
3.1 MOS逻辑门电路
• ②、结论： 当输入为低电平时，MOS管截止，相当于开关“断 开”，输出高电平，等效为开关断开。 当输入为高电平时，MOS管工作在可变电阻区，相 当于开关“闭合”，输出为低电平，等效为开关闭 合。 2、MOS管的开关特性 在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将 最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。 输入高电平的噪声容限：
VNH=VOH(min) －VIH(min) 输入低电平的噪声容限:
VNL=VIL（max）－VOL（max） 噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
vB=1
断开
Y A B
3.1 MOS逻辑门电路
vA、vB只要有一个是高 电平，T1、T3中就有一 导通 个截止，T2、T4中就有 vB=0 断开 一个导通，输出为低电 平；只有当vA、vB同时 为低电平时，T1、T3都 vA=1 n个输入端的或非门必须有 vO=0 =1 vA=0 导通，T2、T4都截止， n个NMOS管并联和n个 输出为高电平。 导通 PMOS管串联。 • 2、或非门电路 ①、电路组成 ②、工作原理
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延 迟时间。 t pHL t pLH t pd 4、 功耗 2 功耗是指门电路工作时自身消耗的功率。它分为： 静态功耗和动态功耗。 静态功耗：指当电路的输出没有状态转换时的功耗。 （CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。） 动态功耗：指当电路在输出发生状态转换时的功耗。 它由两个部分组成： 1、PT=CPDV2DDf
截止
导通
3.1 MOS逻辑门电路
• ②、结论： 当输入为低电平时，MOS管截止，相当于开关“断 开”，输出高电平，等效为开关断开。 当输入为高电平时，MOS管工作在可变电阻区，相 当于开关“闭合”，输出为低电平，等效为开关闭 合。 2、MOS管的开关特性 在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将 最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。 输入高电平的噪声容限：
VNH=VOH(min) －VIH(min) 输入低电平的噪声容限:
VNL=VIL（max）－VOL（max） 噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
vB=1
断开
Y A B
3.1 MOS逻辑门电路
vA、vB只要有一个是高 电平，T1、T3中就有一 导通 个截止，T2、T4中就有 vB=0 断开 一个导通，输出为低电 平；只有当vA、vB同时 为低电平时，T1、T3都 vA=1 n个输入端的或非门必须有 vO=0 =1 vA=0 导通，T2、T4都截止， n个NMOS管并联和n个 输出为高电平。 导通 PMOS管串联。 • 2、或非门电路 ①、电路组成 ②、工作原理
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延 迟时间。 t pHL t pLH t pd 4、 功耗 2 功耗是指门电路工作时自身消耗的功率。它分为： 静态功耗和动态功耗。 静态功耗：指当电路的输出没有状态转换时的功耗。 （CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。） 动态功耗：指当电路在输出发生状态转换时的功耗。 它由两个部分组成： 1、PT=CPDV2DDf
第3章 逻辑门电路
L
1 0 0 0
VTP = - 2 V
T P2 T N1 T N2
L
导通 截止 导通 截止
或非门
VTN = 2 V
L A B
A B
≥1
N输入的或非门的电路的结构? 输入端增加有什么问题?
3.2 基本C MOS逻辑门电路
3.2.3 其它基本CMOS逻辑门电路
例3.2.1 试分析下图所示的CMOS逻辑门电路，写出其逻辑表达式。
υo/ υI
3.2 基本C MOS逻辑门电路
3.2.4 CMOS传输门电路
1. CMOS传输门的结构和工作原理
C +VDD
设TP:|VTP|=2V， TN:VTN=2 V
I的变化范围为0V到+VDD。
0=0V， 1= +VDD 1）当C=0， C =1时 GSN= 0V (0V到+ VDD )=(0到- VDD)V GSN< VTN, TN截止 GSP= VDD (0V到+ VDD )=(VDD到0)V GSP>0, TP截止 开关断开，不能转送信号
VDD＞ (VTN VTP )
+VDD
vi VGSN VGSP
0V 0V -VDD 0V
TN
截止 导通
TP
导通 截止
vO
VDD
0V
VTP = - 2 V
S2
VDD
VDD
TP
+ VDD
0V
D2
逻辑真值表
逻辑表达式
vi
D1
vO
VTN = 2 V
S1 T N
vi(A) 0 1
vO(L) 1 0
L A
3、第三章 逻辑门电路解读
当vI增加到使iB>IBS时，三极管处于饱和状态。
三极管在数字电路中通常工作在截 止状态（相当于开关断开）和饱和 状态（相当于开关闭合）。 当vI=VIL时，三极管截止，iC≈0，相 当于开关断开，vO≈VCC； 相当于开关闭合， vO≈0 ；
C B C VI
VCC
RC
IC
IB B
RB
C VO VBE E IE
b
e
e
RC=1K,R1=3.3K,R2=10K,=2，VCE(sat)=0.1v, VIH=5v, VIL=0v
b
R1 + -
R2
VEE e
b
RB
VB
+ e
VI
VI VEE VI 8V VB VI R 1 VI 3.3 R1 R 2 13.3 R1 R 2 RB 2.5K R1 R 2
反向特性：在二极管反向偏置时， N区的少数载流子（空 穴）、 P区的少数载流子（电子）在内电场和外加电压的 共同作用下，通过空间电荷区形成反向中饱和电流。但其 数值一般很小，硅管一般小于 0.1μA ，锗管小于几十微安。
二极管具有单向导电性，在数字电路中表现为一个受 外电压控制的开关。
R
二极管导通时相当于短路
A
D2 B
0V
3V 3V
3V 0.7V
0V 0.7V 3V 3.7V
功能表
真值表
A
0V 0V 3V
B
0V 3V 0V
Y
0.7V 0.7V 0.7V
A
B 0 １
Y
0
0 １
0
0 0
0 １
A B &
第3章 逻辑门电路
输出级由T3、T4、RC4 和 D3组成。与非门工作在稳 态时，T3和T4总是一个截 止另一个导通，这种情况
能降低输出级的静态功耗，
提高与非门的负载驱动能
力。这种电路也称为推拉
图3-14 TTL与非门电路
式或图腾柱输出电路。
17
3.2 TTL逻辑门电路
2. 工作原理
设输入信号A、B的高电平为VIH = 3.0V，低电平为VIL =
3.1 分立元件门电路
二极管输入和输出电压之间的关系如表3-1所示。若 0~0.8V为低电平，2~5V为高电平，低电平和高电平分别用 逻辑0和逻辑1表示，则表3-1对应的真值表为3-2所示。可 知，输出和输入之间是一种与逻辑关系。
3.1 分立元件门电路
3. 二极管或门 一个简单的二极管或门电路如图3-5所示。由图3-5可知， 输入电压信号A、B和输出电信号压Y之间的关系如下：
15
3.2.1 TTL与非门
1. 电路结构 图3-14是一个74标准系列TTL与非门电路结构，它由输入
级、倒相级和输出级三部分组成。
输入级由T1、RB1、D1和D2组成。多发射极三极管T1可以 视为两个发射极独立，基极与基极、集电极与集电极分别并联
在一起的一个三极管，如图3-15所示。D1和D2是两个钳位二极 管，导通压降均为
干扰能力，噪声容限越大，其抗干扰能力也越强。
实际电路中，通常有多个门电路连接在一起。这样，
前一级门的输出就成了后一级门的输入。因此，噪声容限
就是前一级门电路输出电平值为最坏的情况下，为保证后
一级门电路正常工作所允许的最大噪声幅度。噪声容限 有
输入高电平噪声容限和输入低电平噪声容限，如图3-17所
在DE段，即使输入电压 υI 继 续增加，输出电压 υo 不再改变， 该段称为饱和区。