2022年福州大学至诚学院软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2022年福州大学至诚学院软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。

A.8004和8008B.8002和8007C.8001和8008D.8000和80042、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。

A.64，16B.64，32C.32，16D.16，643、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存4、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。

现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。

那么，机器B的时钟频率至少应为（）能运到所希望的要求。

A.800MHzB.1.2 GHzC.1.5GHzD.1.8GHz5、冯·诺依曼型计算机的设计思想主要有（）。

1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ6、在计数器定时查询方式下，正确的描述是（）。

A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感7、总线的通信控制主要解决（）问题。

A.由哪个主设备占用总线B.通信双方如何获知传输开始和结束C.通信过程中双方如何协调配合D.B和C8、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。

I1：addR1，R2，R3；（R2）+（R3）→R1I2：addR5，R2，R4；（R2）+（R4）→R5I3：addR4，R5，R3；（R5）+（R3）→R4I4：addR5，R2，R6；（R2）+（R6）→R5A.I1和I2B.I2和I3C.I2和14D.I3和149、微指令大体可分为两类：水平型微指令和垂直型微指令。

下列几项中，不符合水平型微指令特点的是（）。

A.执行速度快B.并行度较低C.更多地体现了控制器的硬件细节D.微指令长度较长10、依赖硬件的数据传送方式是（）。

A.程序控制B.程序中断C.DMAD.无11、内部异常（内中断）可分为故障（Fault）、陷阱（Trap）和终止（Abort）三类。

下列有关内部异常的叙述中，错误的是（）。

A.内部异常的产生与当前执行指令相关B.内部异常的检测由CPU内部逻辑实现C.内部异常的响应发生在指令执行过程中D.内部异常处理后返回到发生异常的指令继续执行12、在原码两位乘中，符号位单独处理，参加操作的数是（）。

A.原码B.绝对值的补码C.补码D.绝对值13、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-614、下列对RISC的描述中，正确的有（）。

I.支持的寻址方式更多Ⅱ.大部分指令在一个机器周期完成Ⅲ.通用寄存器的数量多Ⅳ.指令字长不固定A. I、ⅣB.Ⅱ、ⅢC. I、Ⅱ、ⅢD. I、Ⅱ、Ⅲ、Ⅳ15、在下列寻址中，（）寻址方式需要先运算再访问主存。

A.立即B.变址C.间接D.直接二、填空题16、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。

17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。

18、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。

19、多个用户共享主存时，系统应提供_______。

通常采用的方法是_______保护和_______保护，并用硬件来实现。

20、RISC的中文含义是______，CISC的中文含义是______21、数控机床是计算机在_______方面的应用，邮局把信件自动分练是在计算机_______方面的应用。

22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于________类。

23、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。

24、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。

25、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

三、名词解释题26、字段直接编码：27、控制存储器的容量28、透明：29、EDO DRAM：四、简答题30、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

31、在什么条件和什么时间，CPU可以响应I/0的中断请求？32、何谓分布式仲裁方式？33、什么是DMA方式？DMA的主要优点及适用场合？五、计算题34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache 的初始状态为空。

1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache 的命中率是多少？3）10次循环中，CPU平均每次循环读取的时间是多少？35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。

试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。

36、假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址和二地址3种格式。

1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有多少种？2）采用扩展操作码技术，二地址指令最多有多少种？3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？六、综合题37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。

设每个中断源的中断服务程序时间均为20s。

38、设某机器共能完成120种操作，CPU共有8个通用寄存器，且寄存器都为12位。

主存容量为16K字（机器采用按字寻址），采用寄存器-存储器型指令。

1）欲使指令可直接访问主存的任意地址，指令字长应取多少位？2）若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作为基址寄存器，试画出指令格式。

试问采用基址寻址可否访问主存的任意单元？为什么？如不能，提出一种方案，使得指令可访问主存的任意位置。

3）若存储字长等于指令字长，且主存容量扩大到64K字，在不改变硬件结构的前提下，可采用什么方法使得指令可访问存储器的任意位置。

39、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

参考答案一、选择题1、D2、A3、A4、D5、D6、A7、D8、B9、B10、C11、D、12、B13、C14、B15、B二、填空题16、符号位阶码尾数17、优先级公平主方18、输入编码内码字模码19、存储保护存储区域访问方式20、精简指令系统计算机复杂指令系统计算机21、自动控制人工智能22、系统软件应用软件系统软件23、存储原理结构性能24、外存数据通信过程控制25、SCSI IEEE1394三、名词解释题26、字段直接编码：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。

27、控制存储器的容量取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。

28、透明：在计算机中，从某个角度看不到的特性称该特性是透明的。

29、EDO DRAM：增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。

四、简答题30、答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。

从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。

从内存读出的数据流流向运算器（通用寄存器）。

31、答：CPU响应I/0中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

32、答：分布式仲裁是以优先级仲裁策略为基础的仲裁方式。

它不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。

当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。

如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。

最后，获胜者的仲裁号保留在仲裁总线上33、答：DMA直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少cpu的I/O的负担；适合大批量得数据传输；五、计算题34、解析：1）按字寻址，每个块有16个字，故字块内地址为4位。

Cache有128个字块，故Cache字块地址为8位。

主存包含16K个字块，故主存地址总共14位。

则主存字块标记位数为14-8-4=2位。

2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。

由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后面9次循环每个字都命中。

故Cache的命中率为1-13/（195×10）=99.3%。

3）第一次循环需要填充Cache13次，访问Cache 195-13=182次，总时间为200ns×13+10ns×182=4420ms。

其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。

故平均访问时间为（17550ns+4420ns）/10=2197ns。

35、解：CPI即执行一条指令所需的时钟周期数。