3双操作数指令
2.
执行转移指令的时候，可能出现两种情况 转移不成功（NJP），即转移条件不满足， 则程序将顺序执行。 转移成功（JP），即转移条件满足，按寻 址方式获得转移地址。
5.转移指令JMP/返回指令RST
一般考核以下四种形式： JMP R JMP （R） JMP （R）+ JMP X（R）
指令流程
要清楚指令的工作周期 6种工作周期： 取指周期FT、源周期ST、 目的周期DT、执行周期ET、 中断响应周期IT、DMA传送周期DMAT
（1）取指周期FT：完成取指所需的操作，与 指令操作码无关的公共性操作，但FT结束后 将转向哪个工作周期，与FT中取出的指令类 型有关。 （2）源周期ST：在ST中将依据指令寄存器IR 的源地址字段信息进行操作，形成源地址， 读取源操作数。 （3）目的周期DT：依据指令寄存器IR的目的 地址字段信息进行操作,从主存读取目的地址 或目的操作数。 （4）执行周期ET：依据IR中的操作码执行相 应操作。
R0~R3,SP 数在指定寄存器中 ,PSW
R0~R3,SP 地址在指定的寄存器中 R0~R3,SP 寄存器内容减1后为操 作数地址
3 4
5
自增型寄存 (R)+ 器间址 直接寻址
变址寻址
R0~R3,SP 寄存器内容为操作数地 ,PC 址，操作后加1 PC 操作数地址紧跟着指令
DI
X(R)
R0~R3,SP 变址寄存器内容与紧跟 ,PC 指令的位移量相加，为 操作数地址
6.转子指令JSR
转子指令的寻址方式有：
类 寻址方 汇编 可用寄存器 型式 符号 0 寄存器 R R0，R1，R2， 寻址 R3，SP，PC 1 寄存器 (R) R0，R1，R2， 间址 R3，SP，PC 定义简述
从指定寄存器中取出转 移地址 从指定寄存器中读取间 址单元，再从间址单元 中读取转移地址
例3-14：拟出指令JMP （R0）+的读取 与执行流程。 FT0 FT1 ET0 ET1 ET2 ET3 PC→MAR M →MDR →IR，PC+1 →PC R0 →MAR M → MDR → PC R0+1 → Z Z →R0
例3-14：拟出指令JMP （R0）+的读取 与执行流程。 FT0 FT1 ET0 ET1 ET2 ET3 PC→MAR M →MDR →IR，PC+1 →PC R0 →MAR 取指周期 M → MDR → PC R0+1 → Z Z →R0
3 自增型 (R)+ R0,R1,R2, R3,PC 寄存器 间址 5 变址寻 X(R) R0,R1,R2, R3,PC 址
5.转移指令JMP/返回指令RST
JMP的主要任务是获得转移地址，这一步 在执行周期ET中完成,因此,在FT中读得指 令并修改PC后,直接进入执行周期ET。
FT
ET
5.转移指令JMP/返回指令RST
例3-14：拟出指令JMP （R0）+的读取 与执行流程。 FT0 FT1 ET0 ET1 ET2 ET3 PC→MAR M →MDR →IR，PC+1 →PC R0 →MAR M → MDR → PC R0+1 → Z Z →R0
例3-14：拟出指令JMP （R0）+的读取 与执行流程。 FT0 FT1 ET0 ET1 ET2 ET3 PC→MAR M →MDR →IR，PC+1 →PC R0 →MAR M → MDR → PC R0+1 → Z Z →R0 执 行 周 期
DT0 DT1
ET0 ET1 ET2
R0 →MAR M →MDR →D
COM D →Z Z → MDR MDR → M
5.转移指令JMP/返回指令RST
转移指令JMP：转移到指令指定的地址去 执行从该地址开始的指令。 JMP指令可以用的寻址方式有4钟：
5.转移指令JMP/返回指令RST
3.双操作数指令
EOR（异或） 格式： EOR 目的操作数 ，源操作数 功能：将两个操作数进行异或运算，并将 结果送至目的地址中。
ቤተ መጻሕፍቲ ባይዱ
指令流程
要清楚所涉及到的几种寻址方式
（SP），存放栈顶单元的地址
类 型 0
1 2
寻址方式
汇编 符号
可指定的 寄存器
定义简述
寄存器寻址 R
寄存器间址 (R) 自减型寄存 -(R) 器间址
5.转移指令JMP/返回指令RST
RST指令：主要任务是获得程序的返回地 址，也是安排在执行周期ET完成。因此,在 FT中读得指令并修改PC后,直接进入执行周 期ET。 RST指令只能采用自增型寄存器间址表明 转移地址，并且该寄存器只能用SP。所以 RST指令格式只有一种： RST （SP）+
FT
CPU
控 制 流 程
ST
DT
ET
DMA请求 Y
N
N 中断请求 Y
DMAT
IT
例3-14：拟出指令ADD（R0），-（R1） 的读取与执行流程。 FT0 PC→MAR FT1 M →MDR →IR，PC+1 →PC ST0 R1-1 →Z ST1 Z →MAR ST2 M →MDR →C DT0 R0 →MAR DT1 M →MDR →D ET0 C+D →Z ET1 Z → MDR ET2 MDR → M
（5）中断响应周期IT：在IT中将直接依靠 硬件进行关中断、保存断点、转服务入口 等操作。 中断方式：见教材P92页 （6）DMA传送周期DMAT：在DMAT中， CPU交出系统总线的控制权，改由DMA 控制器控制系统总线，实现主存与设之间 的数据直接传送。 DMA即直接访存方式，其基本思想是在 主存储器和I/O设备之间建立直接的数据 传送通路。 DMA请求的优先级高于中断请求。
SP-1 →Z Z → MAR PC → MDR MDR → M C → PC
返回地址 保存入桟
转移地址送入 PC
3.6 微程序控制器
1. 微程序控制方式的基本思想： 将机器指令分解为基本的微命令序列，用 二进制代码表示这些微命令，并编成微指 令，多条微指令再形成微程序。 一条微指令包含的微命令，控制实现一步 （一个节拍）操作；若干条微指令组成的 一小段微程序解释执行一条机器指令。
3 自增型 (R)+ R0，R1，R2， 比(R)寻址方式增加一 R3，SP，PC 步修改指针R的操作. 寄存器 间址
例3-14：拟出指令JSR （R2）的读取与 执行流程。
FT0 FT1 ST0 ST1
ET0 ET1 ET2 ET3 ET4
PC→MAR M →MDR →IR，PC+1 →PC R2 →MAR 取得转 M → MDR → C 移地址
例3-14：拟出指令RST （SP）+的读取 与执行流程。 FT0 FT1 ET0 ET1 ET2 ET3 PC→MAR M →MDR →IR，PC+1 →PC SP →MAR M → MDR → PC SP+1 → Z Z →SP
6.转子指令JSR
指令JSR执行时，先将返回地址压栈保存， 然后将该转移地址送入PC之中。
3.6 微程序控制器
2. 微程序执行过程的描述： 见教材P104页 3. 基本概念和术语： （1）微命令和微操作 （2）微指令和微周期 （3）微程序与微程序设计 （4）工作程序与微程序，主存储器与控制存储器。
4.单操作数指令
单操作数指令有6条：COM（求访）， NEG（求补），INC（加1），DEC（减 1），SL（左移），SR（右移）。 格式： 操作码 目的操作数 单操作数指令只有一个目的操作数，操作 处理完后送回原处，因此不需要源周期状 态ST，取指后直接进入目的周期。
例3-14：拟出指令COM （R0）的读取 与执行流程。 FT0 PC→MAR FT1 M →MDR →IR，PC+1 →PC
类 寻址方 汇编 可用寄存 定义简述 型式 符号 器 0 寄存器 R R0,R1,R2, 从指定寄存器中取出转移地址 R3,PC 寻址
1 寄存器 (R) 间址 R0,R1,R2, 从指定寄存器中读取间址单元， R3,PC 再从间址单元中读取转移地址 比(R)寻址方式增加一步修改指 针R的操作. 变址寄存器内容与紧跟指令的 位移量相加，为转移地址
3.双操作数指令
ADD（加法指令） 格式：ADD 目的操作数 ，源操作数 功能：将源操作数与目的操作数相加，其和送入 目的地址中 SUB（减法指令） 格式：SUB 目的操作数，源操作数 功能：从目的操作数中减去源操作数，其差值送 入目的地址中。
3.双操作数指令
AND（逻辑与） 格式：AND 目的操作数 ，源操作数 功能：将两个操作数进行逻辑与运算，结果送回目 的地址中。 OR（逻辑或） 格式： OR 目的操作数，源操作数 功能：将两个操作数进行逻辑或运算，并将结果 送至目的地址中。
三位操作数add指令的指令流程
一、概述在计算机中，指令是计算机进行操作的基本单位。
指令的执行需要经过一系列的流程，而add指令则是其中之一。
add指令是用来进行加法运算的指令，它可以对指定的两个操作数进行相加，并将结果存储到目的操作数中。
在本文中，将详细介绍add指令的指令流程，帮助读者了解指令的执行流程及其原理。
二、add指令的功能和作用1. add指令是一条三操作数指令，它完成的功能是将源操作数1和源操作数2的内容相加，结果存放到目的操作数中。
具体来说，add指令的功能可以用下面的公式表示：目的操作数 = 源操作数1 + 源操作数22. add指令在计算机中被广泛应用，它可以用于整数加法运算、浮点数加法运算等多种场景。
在计算机体系结构中，add指令是非常重要的指令之一，因为加法操作是计算机进行运算的基本操作之一。
了解add指令的执行流程对于理解计算机底层运行原理是非常有帮助的。
三、add指令的指令格式1. add指令的指令格式如下所示：add dest, src1, src2其中，dest表示目的操作数，src1表示源操作数1，src2表示源操作数2。
这里需要注意的是，在不同的计算机体系结构中，指令的格式可能会有所不同，但总体来说，add指令的指令格式大致相似。
在具体的计算机体系结构中，需要根据具体的指令格式来编写和执行add指令。
四、add指令的执行流程1. 解析指令：当计算机执行add指令时，首先需要对add指令进行解析，以获取指令中的目的操作数、源操作数1和源操作数2。
在某些计算机体系结构中，解析指令的过程可能需要经过指令译码单元等部件，以将指令转换为计算机可以理解和执行的格式。
2. 获取操作数值：在解析完指令后，计算机需要从指定的寄存器、内存单元等位置获取目的操作数、源操作数1和源操作数2的数值。
这一步骤是add指令执行的关键，因为指令的执行需要用到具体的操作数数值。
3. 执行加法运算：获取操作数数值以后，计算机开始执行加法运算，即将源操作数1和源操作数2的数值相加，并将结果存储到目的操作数中。
3-3指令系统运算指令
增量和减量指令
INC reg/mem
；增量（加1）：(reg/mem)←(reg/mem＋1)
DEC reg/mem
；减量（减1）(reg/mem)←(reg/mem－1) INC指令和DEC指令是单操作数指令 与加法和减法指令实现的加1和减1不同的是： INC和DEC不影响CF标志 inc si dec byte ptr [si] ；(si)←(si)＋1 ；[si]←[si]－1
；ADD指令使目的操作数加上源操作数， 和的结果送到目的操作数
2. 带进位加法指令
ADC dest,src
；加法：(dest)←(dest)＋(src)＋(CF) ；ADC指令除完成ADD加法运算外，还 要加上进位CF，结果送到目的操作数
加法指令对条件标志位（CF/OF/ZF/SF）的影响： SF=
例：x、y、z均为16位数据，分别存放在地址为X, X+2； Y, Y+2；Z, Z+2的字 节存储单元中，用指令序列实现 w =x+y+24-z ，并用W, W+2单元存放w。 MOV AX, X MOV DX, X+2 ADD AX, Y ADC DX, Y+2 ADD AX, 24 ADC DX, 0 SUB AX, Z SBB DX, Z+2 MOV W, AX MOV W+2, DX
00 11
乘积的高一半是低一半的符号扩展 否
例：(AX) = 16A5H，(BX) = 0611H (1) MUL BX ; (DX, AX) (AX) * (BX) ; 16A5H*0611H=0089 5EF5H ; (DX) = 0089H (AX) = 5EF5H CF=OF=1 ; (AX) (AL) * (BL) ; A5H*11H 5B*11=060B F9F5 ; (AX) = 0F9F5H CF=OF=1
2022年广东岭南职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年广东岭南职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、关于LRU算法，以下论述正确的是（）。
A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。
A.全相联映射B.直接映射C.组相联映射D.不一定3、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错4、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数5、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327696、下列关于总线仲裁方式的说法中，正确的有（）。
I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高III.链式查询方式对电路故障最敏感IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器A.III，IVB. I，III，IVC. I，II，IVD.II，III，IV7、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。
TMS320C54x硬件结构
第2章 TMS320C54x的硬件结构教学提示：TMS320C54x系列DSP是TI公司推出的16位定点数字信号处理器。
该系列产品包括所有以TMS320C54开头的产品，如早期的C541、C542、C543、C545、C546、C548、C549，以及近年来开发的新产品C5402、C5410和C5420等。
本章将以C5402为主，详细介绍其总线结构、中央处理单元、存储器和I/O空间以及中断系统。
片内外设与专用硬件电路将在第6章介绍。
教学要求：要求学生了解TMS320C54x的内部结构和特点，掌握总线结构、中央处理单元的组成，重点掌握存储器空间的分配及中断系统的工作原理。
2.1 TMS320C54x硬件结构框图2.1.1 TMS320C54x内部结构TMS320C54x DSP采用先进的修正哈佛结构和8总线结构，使处理器的性能大大提高。
其独立的程序和数据总线，提供了高度的并行操作，允许同时访问程序存储器和数据存储器。
例如，可以在一条指令中，同时执行3次读操作和1次写操作。
此外，还可以在数据总线与程序总线之间相互传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、移位操作、乘法累加运算及访问程序和数据存储器的强大功能。
TMS320C54x系列DSP芯片虽然产品很多，但其体系结构基本上是相同的，特别是核心CPU部分，各个型号间的差别主要是片内存储器和片内外设的配置。
图 2.1给出了TMS320C54x DSP的典型内部硬件组成框图，C54x的硬件结构基本上可分为3大块：(1) CPU 包括算术逻辑运算单元(ALU)、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址生成器及内部总线。
(2) 存储器系统包括片内的程序ROM、片内单访问的数据RAM和双访问的数据RAM、外接存储器接口。
(3) 片内外设与专用硬件电路包括片内的定时器、各种类型的串口、主机接口、片内的锁相环(PLL)时钟发生器及各种控制电路。
2022年国防科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年国防科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下列关于虚拟存储器的说法，错误的是（）。
A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享2、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。
在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。
【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8623、当满足下列（）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意4、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327695、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。
2021年石家庄经济职业学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年石家庄经济职业学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用写回（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是（）。
A.146KB.147KC.148KD.158K2、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H4、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr45、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.56、在计数器定时查询方式下，正确的描述是（）。
A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感7、系统总线中的数据线、地址线、控制线是根据（）来划分的。
A.总线所处的位置B.总线的传输方向C.总线传输的内容D.总线的材料8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。
三字节指令例子
三字节指令例子1. ADD: 加法指令，用于将两个操作数相加，并将结果存储到目标操作数中。
例如：ADD R1, R2, R3 表示将寄存器R2和R3的值相加，然后将结果存储到寄存器R1中。
2. SUB: 减法指令，用于将第一个操作数减去第二个操作数，并将结果存储到目标操作数中。
例如：SUB R1, R2, R3 表示将寄存器R2的值减去寄存器R3的值，然后将结果存储到寄存器R1中。
3. MOV: 数据传输指令，用于将一个操作数的值传送到另一个操作数中。
例如：MOV R1, R2 表示将寄存器R2的值传送到寄存器R1中。
4. AND: 逻辑与指令，用于将两个操作数进行逻辑与运算，并将结果存储到目标操作数中。
例如：AND R1, R2, R3 表示将寄存器R2和R3的值进行逻辑与运算，然后将结果存储到寄存器R1中。
5. OR: 逻辑或指令，用于将两个操作数进行逻辑或运算，并将结果存储到目标操作数中。
例如：OR R1, R2, R3 表示将寄存器R2和R3的值进行逻辑或运算，然后将结果存储到寄存器R1中。
6. XOR: 逻辑异或指令，用于将两个操作数进行逻辑异或运算，并将结果存储到目标操作数中。
例如：XOR R1, R2, R3 表示将寄存器R2和R3的值进行逻辑异或运算，然后将结果存储到寄存器R1中。
7. JMP: 跳转指令，用于无条件地跳转到指定的地址。
例如：JMPLABEL 表示无条件地跳转到名为LABEL的指令所在的地址。
8. BEQ: 条件跳转指令，用于在相等条件下跳转到指定的地址。
例如：BEQ R1, R2, LABEL 表示如果寄存器R1的值等于寄存器R2的值，则跳转到名为LABEL的指令所在的地址。
9. LDR: 加载指令，用于将指定地址处的数据加载到目标操作数中。
例如：LDR R1, [R2] 表示将寄存器R2中保存的地址所指向的数据加载到寄存器R1中。
10. STR: 存储指令，用于将目标操作数的值存储到指定地址处。
第三章操作数的寻址方式
第一节 汇编指令格式
2、单操作数指令
指令助记符 操作数
只有把数据先送入隐含的寄存器中、才能执行此操
作的指令。
例：mul cx
;(ax) ×(cx)→(dx，ax)
3、无操作数指令 指令助记符
例：clc ;0→cf stc ;1→cf
第二节 操作数的寻址方式
一、概述 二、立即数寻址（imm） 三、寄存器寻址（reg） 四、存储器寻址（mem）
如mov ax,varw
mov ax,[varw]
与立即数寻址的区别
在指令中，直接寻址给出操作数的EA，立 即数寻址给出操作数。
用数字书写时，格式不一样。
mov ax,1234h
mov ax,[1234]
2、寄存器间接寻址
操作数在存储器中，操作数的有效地址用si、di、 bx和bp等四个寄存器之一来指定，称这种寻址方式 为寄存器间接寻址方式。
2、寄存器间接寻址
例：假设有指令：mov ax, [bx]，在执行时， (ds)=3000h，(bx)=2000h，存储单元32000h的内容是 1234h。问执行指令后，ax的值是什么？
PA=(ds)*16+(bx)=3000h*16+2000h=32000h （bx）=1234h
图示
3、寄存器相对寻址
立即数寻址（imm）
操作数出现在指令中,是指令的一个组成部分。这 样的操作数叫做立即数.以这种指定操作数的方式 就叫做立即数寻址。 执行过程
例：
mov ah, 80h add ax, 1234h mov b1, 12h mov w1, 3456h add d1, 32123456h
其中：b1、w1和d1分别是字节、字和双字内存变量。
2021年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）。
A.1000HB.2000HC.3000HD.4000H2、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（）访问到的操作数为200。
I.直接寻址200Ⅱ.寄存器间接寻址（R）Ⅲ.存储器间接寻址（200）Ⅳ.寄存器寻址RA.I、IⅣB.Ⅱ、ⅢC.Ⅲ、IVD.只有Ⅳ3、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错4、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出5、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H6、存储器采用部分译码法片选时，（）。
A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码7、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错8、（）可区分存储单元中在放的是指令还是数据。
国家开放大学计算机组成原理期末复习指导及答案
计算机组成原理期末复习指导期末考试题型举例题型包括选择题（单选）、判断题、简答题和计算题。
下面给每种题型列举1-2道样题，以及相应的参考答案及评分标准。
1．选择题（每小题3分，共36分）（1）在定点二进制运算器中，加法运算一般通过来实现。
A．原码运算的二进制加法器B．反码运算的二进制加法器C．补码运算的十进制加法器D．补码运算的二进制加法器答案：D（2）变址寻址方式中，操作数的有效地址等于加形式地址。
A．基址寄存器内容B．堆栈指示器内容C．变址寄存器内容D．程序计数器内容答案：C（3）将RAM芯片的数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目的是。
A．增加存储器字长B．增加存储单元数量C．提高存储器速度D．降低存储器的平均价格答案：B2．判断题（每小题3分，共15分）（1）输入输出指令的功能是进行CPU和I/O设备之间的数据传送。
（）答案：√（2）半导体ROM信息可读可写，且断电后仍能保持记忆。
（）答案：×（3）在采用DMA方式传输数据时，数据传送是在DMA控制器本身发出的控制信号控制下完成的。
答案：√3．简答题（每小题7-8分，共29分）（1）简述计算机运算器部件的主要功能。
答：主要功能包括（1）由其内部的算术与逻辑运算部件ALU完成对数据的算术和逻辑运算；（2）由其内部的一组寄存器承担对将参加运算的数据和中间结果的暂存；（3）作为处理机内部的数据传送通路。
（2）确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？答：主要从以下四个方面进行考虑：a．指令系统的完备性，以常用指令齐全、编程方便为优；b．指令系统的高效性，以程序占内存空间少、运行速度快为优；c．指令系统的规整性，以指令和数据使用规则统一简单、易学易记为优；d．指令系统的兼容性，以同一系列的低档机的程序能在新的高档机上直接运行为优。
（3）相对主存来说，高速缓冲存储器CACHE具有什么特点？它在计算机系统中是如何发挥它的作用的？答：CACHE具有容量很小但读写速度非常快的特点。