高速数字电路设计及EMC设计
EMC与EMI
EMC设计及主要工作
•材料特性 •内部封装 •分布参数
•接地 •回路面积 •解耦滤波 •器件布局
•屏蔽 •滤波 •布局 •接地
EMC
解 决
102 问 题 所 需 10 的 费 用1
开发
市场
采取的措施/成本
措施
成本
生产 样机开发 样机 生产 市场
电路
结构封装
阶段
屏蔽 滤波 软件
概念
设计
电磁骚扰的传播方式： 传导耦合 磁场耦合 电场耦合 辐射耦合
我们通过讨论这些事例，来说明电磁噪声 （或干扰）是怎么产生的和/或在电气和电子 线路中是怎么传输的。
考虑如图的n阶非线性电路。输出电压Vout(t)1 与输入电压Vin(t)。
具有n阶非
Vin
线性的组
Vout
件或电路
n阶非线性电路
1.了解产品的EMC要求和知识 2.进行产品的EMC描述 3.明确EMC设计准则 4.进行EMC评定 5.EMC评定的要求
1.对被研制的设备、系统或分系统，从一开始就 确定它的EMC要求
2.对设备（部件）的EMC应给予描述，可能的 电磁发射和电磁敏感都需要说明。可用表格 将相关的数据标出。
3.EMC的设计准则必须在器件的位置安排和布 线、布线时予以遵守。
特点： 两个电路中必须至少有两个电气连接点，也称 公共阻抗耦合
电磁能量从电路或设备的一部分耦合到另一 部分，通常是通过与电感和电容相关联的磁 场和/或电场来实现的。
M
R1
V1
I1
L1
L2
I2
R2
简单电感耦合电路
V1 (R1 jL1)I1 jMI2
0 jMI1 (R2 jL2 )I2
电子电路工程师面试题及答案
电子电路工程师面试题及答案1.介绍一下你在电子电路设计方面的经验。
答：我在电子电路设计领域有8年的经验，曾参与过多个项目，其中包括设计和优化模拟电路、数字电路和混合信号电路。
2.请分享一个你成功解决复杂电路设计问题的案例。
答：在上一份工作中，我负责设计一款高性能放大器。
通过对信号链的分析和模拟，我成功解决了信噪比和失真率的问题，最终取得了出色的性能。
3.谈谈你在电源电路设计中的经验，如何解决电源稳定性和效率的平衡问题？答：在之前的项目中，我设计了一款具有自适应控制的开关电源，通过动态调整工作频率和电压，实现了在负载变化时的高效能稳定性。
4.你对EDA工具的熟悉程度如何，可以分享一下你常用的EDA 工具和其优势？答：我熟练使用CadenceVirtuoso和SPICE工具进行模拟和验证。
这些工具能够提供准确的电路仿真和分析，有助于优化设计并加速开发周期。
5.在电路设计中，如何处理电磁兼容性（EMC）问题？答：我在设计中采用分层布局、差分信号传输、滤波器等方法，以降低电磁辐射和提高系统的抗干扰能力。
曾成功将一个产品的EMC问题从初期设计阶段解决，确保了顺利的认证通过。
6.请详细说明一下你对FPGA（现场可编程门阵列）的了解，以及在项目中的应用经验。
答：我熟悉Xilinx和AlteraFPGA的设计和编程，并在一个项目中成功应用FPGA实现了高速数据处理，提高了系统的性能和灵活性。
7.你对数字信号处理（DSP）的理解如何，可以分享一个在项目中应用DSP的例子吗？答：我在数字滤波、信号调理等方面有深入研究。
在一个通信系统项目中，我使用DSP技术成功实现了复杂信号的提取和处理，提高了系统的抗干扰能力。
8.如何保证电路设计的可靠性和稳定性？答：我注重使用高质量的元器件，进行严格的温度和电压测试，并通过可靠性分析方法（如MTBF分析）评估电路寿命。
在一个医疗设备项目中，我确保了电路设计的高可靠性，符合行业标准。
硬件EMC设计规范
3、信号电路屏蔽罩的接地。
1
3
2
接地点选在放大器等输出端的地线上。 4、对电缆屏蔽层，L < 0.15λ时，一般均在输出端单点接地。L>0.15λ时，
则采用多点接地，一般屏蔽层按 0.05λ或 0.1λ间隔接地。混合接地时， 一端屏蔽层接地，一端通过电容接地。 5、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。 最好的接地线是扁平铜编织带。当地线长度是λ/4 波长的奇数倍时， 阻抗会很高，同时相当λ/4 天线，向外辐射干扰信号。 6、单板内数字地、模拟地有多个，只允许提供一个共地点。 7、接地还包括应当用导线作电源ห้องสมุดไป่ตู้线、搭接等内容。
六、滤波 1、选择 EMI 信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频 电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通 滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L 型、 π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。 一个典型信号的频谱：
存储器
模－数转换器 数－模转换器
低频数字 I/O 低频模拟 I/O
带状电缆连接器
1、 晶振尽可能靠近处理器 2、 模拟电路与数字电路占不同的区域 3、 高频放在 PCB 板的边缘，并逐层排列 4、 用地填充空着的区域
三、布线 1、电源线与回线尽可能靠近，最好的方法各走一面。 2、为模拟电路提供一条零伏回线，信号线与回程线数目之比小于 5：1。 3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。 4、手工时钟布线，远离 I/O 电路，可考虑加专用信号回程线。 5、关键线路如复位线等接近地回线。 6、为使串扰减至最小，采用双面＃字型布线。 7、高速线避免走直角。 8、强弱信号线分开。 四、屏蔽 1、屏蔽模型：
sigrity设置标准
sigrity设置标准Sigrity是一种用于电子设计自动化（EDA）的软件工具，主要用于验证和分析高速数字电路和模拟混合信号电路。
Sigrity设置标准主要包括以下几个方面：1. 设计规则检查（DRC）：在电路设计过程中，确保设计符合规则的要求。
这些规则包括最小线宽、最小间距、最大拐角半径等。
DRC可以帮助设计师在设计阶段发现潜在的问题，避免后期的重新布局和修改。
2. 设计仿真验证：通过电路仿真分析，验证电路在实际工作条件下的性能。
这包括信号完整性（SI）分析、电源完整性（PI）分析、热分析等。
这些仿真可以帮助设计师了解电路在不同工作状态下的表现，从而优化电路性能。
3. 电磁兼容性（EMC）分析：评估电路在电磁环境下的性能，确保电路不会受到外部电磁干扰，同时也不会对其他电路产生干扰。
EMC 分析可以帮助设计师提高电路的可靠性和稳定性。
4. 电源分析：评估电源系统的性能，包括电压降、电流波动、电源噪声等。
这些分析可以帮助设计师优化电源系统设计，提高电路的稳定性和可靠性。
5. 信号完整性（SI）分析：评估高速信号传输线上的信号质量，包括信号延迟、串扰、反射等。
SI分析可以帮助设计师优化信号传输线的设计，确保信号质量达到预期要求。
6. 热分析：评估电路在各种工作条件下的温度分布，确保电路元件在工作过程中不会过热。
热分析可以帮助设计师优化电路布局和散热设计。
7. 封装和PCB设计：评估封装和印刷电路板（PCB）的设计，确保它们符合实际制造要求。
这些分析可以帮助设计师优化封装和PCB设计，提高电路的性能和可靠性。
8. 制造和测试：评估电路制造和测试过程，确保电路在实际应用中的性能和可靠性。
这包括制造工艺、测试方法、质量控制等。
总之，Sigrity设置标准涵盖了一系列电路设计、分析和验证过程，旨在确保电路的性能、可靠性和安全性。
通过遵循这些标准，设计师可以优化电路设计，提高产品的质量和竞争力。
EMC设计规范
结构件 EMC 设计技术 ---------------------------------------------------------------------- 11
电缆的选择与使用 ------------------------------------------------------------------------- 12 3.4.1 各种电缆的使用环境 ---------------------------------------------------------------------- 12 3.4.2 电缆屏蔽的原则 ---------------------------------------------------------------------------- 12 3.4.3 电缆走线的通用要求 ---------------------------------------------------------------------- 12
3.5
接地设计 ------------------------------------------------------------------------------------- 13
4
3.5.1 地和接地 ------------------------------------------------------------------------------------- 13 3.5.2 接地的作用 ---------------------------------------------------------------------------------- 13 3.5.3 接地的方法 ---------------------------------------------------------------------------------- 13 3.5.4 接地的通用原则 ---------------------------------------------------------------------------- 15 接口电路防护与 EMC 设计 -------------------------------------------------- 15 4.1 接口电路防护与 EMC 设计基本原则 ----------------------------------------------------------- 15 4.2 网口电路防护与 EMC 设计 ---------------------------------------------------------------------- 16 4.2.1 室外走线 ------------------------------------------------------------------------------------- 16 4.2.2 室内走线 ------------------------------------------------------------------------------------- 17 4.3 串口电路防护与 EMC 设计 ---------------------------------------------------------------------- 18 4.3.1 RS-232(V.24)接口电路------------------------------------------------------------------- 18 4.3.2 RS-485&422 接口电路 --------------------------------------------------------------------- 18 ESD 防护 ---------------------------------------------------------------- 19 5.1 ESD 防护设计方法 -------------------------------------------------------------------------- 19
高速pcb设计注意事项
高速pcb设计注意事项
1. 确定信号层之间适当的间距，以避免串扰和交叉干扰。
2. 选择合适的PCB 材料和厚度，在考虑信号完整性和散热的情况下进行权衡。
3. 尽可能地减小电路板上的回流焊盘和贴片元件之间的距离。
4. 仔细规划电源和信号地面，保证良好的接地和电流分布。
5. 在PCB 设计过程中使用模拟和数字仿真工具来确保信号完整性。
6. 使用独立的点对点连接来减少多层PCB 堆叠中的交叉干扰。
7. 尽可能避免倒角和锐角，并确保尽可能平滑的布线。
8. 做好EMI/EMC 电磁兼容设计，遵循相关国际标准。
9. 在PCB 较大时，在焊盘附近添加焊点来保持稳定连接。
10. 验证PCB 布线是否正确，并遵循相关图像制造指南。
EMC 的定义
EMC 的定义EMC：为Electro Magnetic Compatibility 的省略语，通常又翻成电磁相容性。
在IEC(国际电气标会议)的定义中为(对任何的东西而言，不给其无法容许的电磁干扰波，且在电磁环境中还需能具有满足其功能的机器，装置或系统的能力。
而EMC又等于EMI+EMS (EMI为Electro-Magnatic Interference的省略语，为电磁干扰的意思) EMC 定义的电磁干扰源，以及后半段的电磁干扰环境，都可以称之为电磁杂讯，或以NOISE 来称之。
EMC的组织：IEC：国际电工标准会议，它函盖全部的电机，电子技术，而以制定国际标准规格为目地，设立于1904年，现在于45 国家有带表。
由于对象非常的广，因此在独立的专长领域中，共有83个TC(Technical Committee)技术委员会。
目前在TC中和EMC有关关者，为TC77和CISPR(International Special Committee on Radio Interference：国际无线电干扰特别委员会。
)1. TC77：针对EMC的问题，以基本的规格，及通用规格为中心，审议规格的制定及修定。
再者如电源高频规格般，也针对低频的制品类或製品规格的审议制定或修定。
TC77下又区分为SC77A和SC77B的分科委员会。
SC77A处理9KHZ以下的低频EMC问题，SC77B则处理超理超过9KHz的高频EMC问题。
2. CISPR：就各种製品类的个别规格併同其有关测试，进行规格的制定和修定。
CISPR的规格的制定作业，由7个SC(Sub-committee：分科委员会AG)及其下属组织WG(Working group：工做组)担任。
例如：SC G中有三个WG个别担任下列的工做WG1：ITE的EMIWG2：有关通信线的EMIWG3：ITE的Immunity在IEC的IC，其后面会附加数字，但CISPR中则无。
电子工程师必备手册-EMIEMC设计秘籍
电子工程师必备手册-EMIEMC设计秘籍电子工程师必备手册(三) - EMI/EMC设计秘籍上网时间:2007年10月24日PDF摘要：目录一、EMC工程师必须具备的八大技能二、EMC常用元件三、EMI/EMC设计经典85问四、EMC专用名词大全五、产品内部的EMC设计技巧六、电磁干扰的屏蔽方法七、电磁兼容(EMC)设计如何融入产品研发流程一、EMC工程师必须具备的八大技能EMC工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC工程师必须具备以下八大技能：1、EMC的基本测试项目以及测试过程掌握；2、产品对应EMC的标准掌握；3、产品的EMC整改定位思路掌握；4、产品的各种认证流程掌握；5、产品的硬件硬件知识，对电路（主控、接口）了解；6、EMC设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握；7、产品结构屏蔽设计技能掌握；8、对EMC设计如何介入产品各个研发阶段流程掌握。
二、EMC常用元件介绍共模电感由于EMC所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简单介绍一下共模电感的原理以及使用情况。
共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对于差模信号呈现出很小的漏电感几乎不起作用。
原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。
因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。
共模电感在制作时应满足以下要求：1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。
2）当线圈流过瞬时大电流时，磁芯不要出现饱和。
华为电路设计标准
华为PCB设计规范1..1 PCBPrint circuit Board：印刷电路板;1..2 原理图：电路原理图,用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系的图;1..3 网络表：由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件,一般包含元器件封装、网络列表和属性定义等组成部分;1..4 布局：PCB设计过程中,按照设计要求,把元器件放置到板上的过程; 深圳市华为技术有限公司1999-07-30批准,1999-08-30实施;1..5 仿真：在器件的IBIS MODEL或SPICE MODEL支持下,利用EDA设计工具对PCB的布局、布线效果进行仿真分析,从而在单板的物理实现之前发现设计中存在的EMC问题、时序问题和信号完整性问题,并找出适当的解决方案; 深圳市华为技术有限公司1999-07-30批准,1999-08-30实施;II. 目的A. 本规范归定了我司PCB设计的流程和设计原则,主要目的是为PCB设计者提供必须遵循的规则和约定;B. 提高PCB设计质量和设计效率;提高PCB的可生产性、可测试、可维护性;III. 设计任务受理A. PCB设计申请流程当硬件项目人员需要进行PCB设计时,须在PCB设计投板申请表中提出投板申请,并经其项目经理和计划处批准后,流程状态到达指定的PCB设计部门审批,此时硬件项目人员须准备好以下资料：⒈经过评审的,完全正确的原理图,包括纸面文件和电子件；⒉带有MRPII元件编码的正式的BOM；⒊PCB结构图,应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等相关尺寸；⒋对于新器件,即无MRPII编码的器件,需要提供封装资料；以上资料经指定的PCB设计部门审批合格并指定PCB设计者后方可开始PCB设计;B. 理解设计要求并制定设计计划1. 仔细审读原理图,理解电路的工作条件;如模拟电路的工作频率,数字电路的工作速度等与布线要求相关的要素;理解电路的基本功能、在系统中的作用等相关问题;2. 在与原理图设计者充分交流的基础上,确认板上的关键网络,如电源、时钟、高速总线等,了解其布线要求;理解板上的高速器件及其布线要求;3. 根据硬件原理图设计规范的要求,对原理图进行规范性审查;4. 对于原理图中不符合硬件原理图设计规范的地方,要明确指出,并积极协助原理图设计者进行修改;5. 在与原理图设计者交流的基础上制定出单板的PCB设计计划,填写设计记录表,计划要包含设计过程中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查点的时间要求;设计计划应由PCB设计者和原理图设计者双方签字认可;6. 必要时,设计计划应征得上级主管的批准;IV. 设计过程A. 创建网络表1. 网络表是原理图与PCB的接口文件,PCB设计人员应根据所用的原理图和PCB设计工具的特性,选用正确的网络表格式,创建符合要求的网络表;2. 创建网络表的过程中,应根据原理图设计工具的特性,积极协助原理图设计者排除错误;保证网络表的正确性和完整性;3. 确定器件的封装PCB FOOTPRINT．4. 创建PCB板根据单板结构图或对应的标准板框, 创建PCB设计文件；注意正确选定单板坐标原点的位置,原点的设置原则：①单板左边和下边的延长线交汇点;②单板左下角的第一个焊盘;板框四周倒圆角,倒角半径5mm;特殊情况参考结构设计要求;B. 布局1. 根据结构图设置板框尺寸,按结构要素布置安装孔、接插件等需要定位的器件,并给这些器件赋予不可移动属性; 按工艺设计规范的要求进行尺寸标注;2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域;根据某些元件的特殊要求,设置禁止布线区;3. 综合考虑PCB性能和加工的效率选择加工流程;加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装元件面插装焊接面贴装一次波峰成型——双面贴装——元件面贴插混装、焊接面贴装;4. 布局操作的基本原则A. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局．B. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件．C. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．D. 相同结构电路部分,尽可能采用“对称式”标准布局；E. 按照均匀分布、重心平衡、版面美观的标准优化布局；F. 器件布局栅格的设置,一般IC器件布局时,栅格应为50--100 mil,小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil;G. 如有特殊布局要求,应双方沟通后确定;5. 同类型插装元器件在X或Y方向上应朝一个方向放置;同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验;6. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件;7. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间;8. 需用波峰焊工艺生产的单板,其紧固件安装孔和定位孔都应为非金属化孔;当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接;9. 焊接面的贴装元件采用波峰焊接生产工艺时,阻、容件轴向要与波峰焊传送方向垂直, 阻排及SOPPIN间距大于等于元器件轴向与传送方向平行；PIN间距小于50mil的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接;10. BGA与相邻元件的距离>5mm;其它贴片元件相互间的距离>；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB,压接的接插件周围5mm内不能有插装元、器件,在焊接面其周围5mm内也不能有贴装元、器件;11. IC去偶电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短;12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔;13. 用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置;串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil;匹配电阻、电容的布局一定要分清信号的源端与终端,对于多负载的终端匹配一定要在信号的最远端匹配;14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性,并且确认单板、背板和接插件的信号对应关系,经确认无误后方可开始布线;C. 设置布线约束条件1. 报告设计参数 8布局基本确定后,应用PCB设计工具的统计功能,报告网络数量,网络密度,平均管脚密度等基本参数,以便确定所需要的信号布线层数;信号层数的确定可参考以下经验数据①Pin密度②信号层数③板层数注：PIN密度的定义为：板面积平方英寸/板上管脚总数/14布线层数的具体确定还要考虑单板的可靠性要求,信号的工作速度,制造成本和交货期等因素;1. 布线层设置在高速数字电路设计中,电源与地层应尽量靠在一起,中间不安排布线;所有布线层都尽量靠近一平面层,优选地平面为走线隔离层;为了减少层间信号的电磁干扰,相邻布线层的信号线走向应取垂直方向;可以根据需要设计1--2个阻抗控制层,如果需要更多的阻抗控制层需要与PCB产家协商;阻抗控制层要按要求标注清楚;将单板上有阻抗控制要求的网络布线分布在阻抗控制层上;2. 线宽和线间距的设置线宽和线间距的设置要考虑的因素A. 单板的密度;板的密度越高,倾向于使用更细的线宽和更窄的间隙;B. 信号的电流强度;当信号的平均电流较大时,应考虑布线宽度所能承载的的电流,线宽可参考以下数据：PCB设计时铜箔厚度,走线宽度和电流的关系不同厚度,不同宽度的铜箔的载流量见下表:铜皮厚度35um 铜皮厚度50um 铜皮厚度70um铜皮Δt=10℃ 铜皮Δt=10℃ 铜皮Δt=10℃注：i. 用铜皮作导线通过大电流时,铜箔宽度的载流量应参考表中的数值降额50%去选择考虑;ii. 在PCB设计加工中,常用OZ盎司作为铜皮厚度的单位,1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎,对应的物理厚度为35um；2OZ铜厚为70um;C. 电路工作电压：线间距的设置应考虑其介电强度;输入150V-300V电源最小空气间隙及爬电距离输入300V-600V电源最小空气间隙及爬电距离D. 可靠性要求;可靠性要求高时,倾向于使用较宽的布线和较大的间距;E. PCB加工技术限制国内国际先进水平推荐使用最小线宽/间距 6mil/6mil 4mil/4mil极限最小线宽/间距 4mil/6mil 2mil/2mil1. 孔的设置过线孔制成板的最小孔径定义取决于板厚度,板厚孔径比应小于 5--8;孔径优选系列如下：孔径： 24mil 20mil 16mil 12mil 8mil焊盘直径： 40mil 35mil 28mil 25mil 20mil内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil板厚度与最小孔径的关系：板厚：最小孔径： 24mil 20mil 16mil 12mil 8mil盲孔和埋孔 11盲孔是连接表层和内层而不贯通整板的导通孔,埋孔是连接内层之间而在成品板表层不可见的导通孔,这两类过孔尺寸设置可参考过线孔;应用盲孔和埋孔设计时应对PCB加工流程有充分的认识,避免给PCB加工带来不必要的问题,必要时要与PCB供应商协商;测试孔测试孔是指用于ICT测试目的的过孔,可以兼做导通孔,原则上孔径不限,焊盘直径应不小于25mil,测试孔之间中心距不小于50mil;不推荐用元件焊接孔作为测试孔;2. 特殊布线区间的设定特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数,如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等,或某些网络的布线参数的调整等,需要在布线前加以确认和设置;3. 定义和分割平面层A. 平面层一般用于电路的电源和地层参考层,由于电路中可能用到不同的电源和地层,需要对电源层和地层进行分隔,其分隔宽度要考虑不同电源之间的电位差,电位差大于12V时,分隔宽度为50mil,反之,可选20--25mil ;B. 平面分隔要考虑高速信号回流路径的完整性;C. 当由于高速信号的回流路径遭到破坏时,应当在其他布线层给予补尝;例如可用接地的铜箔将该信号网络包围,以提供信号的地回路;B. 布线前仿真布局评估,待扩充C. 布线1. 布线优先次序关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原则：从单板上连接关系最复杂的器件着手布线;从单板上连线最密集的区域开始布线;2. 自动布线在布线质量满足设计要求的情况下,可使用自动布线器以提高工作效率,在自动布线前应完成以下准备工作：自动布线控制文件do file为了更好地控制布线质量,一般在运行前要详细定义布线规则,这些规则可以在软件的图形界面内进行定义,但软件提供了更好的控制方法,即针对设计情况,写出自动布线控制文件do file,软件在该文件控制下运行;3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层,并保证其最小的回路面积;必要时应采取手工优先布线、屏蔽和加大安全间距等方法;保证信号质量;4. 电源层和地层之间的EMC环境较差,应避免布置对干扰敏感的信号;5. 有阻抗控制要求的网络应布置在阻抗控制层上;6. 进行PCB设计时应该遵循的规则1 地线回路规则：环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小;针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题；在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充,且增加一些必要的孔,将双面地信号有效连接起来,对一些关键信号尽量采用地线隔离,对一些频率较高的设计,需特别考虑其地平面信号回路问题,建议采用多层板为宜;2 窜扰控制串扰CrossTalk是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用;克服串扰的主要措施是：加大平行布线的间距,遵循3W规则;在平行线间插入接地的隔离线;减小布线层与地平面的距离;3 屏蔽保护对应地线回路规则,实际上也是为了尽量减小信号的回路面积,多见于一些比较重要的信号,如时钟信号,同步信号；对一些特别重要,频率特别高的信号,应该考虑采用铜轴电缆屏蔽结构设计,即将所布的线上下左右用地线隔离,而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合;4 走线的方向控制规则：即相邻层的走线方向成正交结构;避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰；当由于板结构限制如某些背板难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线;5 走线的开环检查规则：一般不允许出现一端浮空的布线Dangling Line,主要是为了避免产生"天线效应",减少不必要的干扰辐射和接受,否则可能带来不可预知的结果;6 阻抗匹配检查规则：同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况;在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度;7 走线终结网络规则：在高速数字电路中,当PCB布线的延迟时间大于信号上升时间或下降时间的1/4时,该布线即可以看成传输线,为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配,可以采用多种形式的匹配方法,所选择的匹配方法与网络的连接方式和布线的拓朴结构有关;A. 对于点对点一个输出对应一个输入连接,可以选择始端串联匹配或终端并联匹配;前者结构简单,成本低,但延迟较大;后者匹配效果好,但结构复杂,成本较高;B. 对于点对多点一个输出对应多个输出连接,当网络的拓朴结构为菊花链时,应选择终端并联匹配;当网络为星型结构时,可以参考点对点结构;星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配;在实际操作中要兼顾成本、功耗和性能等因素,一般不追求完全匹配,只要将失配引起的反射等干扰限制在可接受的范围即可;8 走线闭环检查规则：防止信号线在不同层间形成自环;在多层板设计中容易发生此类问题,自环将引起辐射干扰;9 走线的分枝长度控制规则：尽量控制分枝的长度,一般的要求是Tdelay<=Trise/20;10 走线的谐振规则：主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象;11 走线长度控制规则：即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来的干扰问题,特别是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近的地方;对驱动多个器件的情况,应根据具体情况决定采用何种网络拓扑结构;12 倒角规则：PCB设计中应避免产生锐角和直角,以免产生不必要的辐射,同时工艺性能也不好;13 器件去藕规则：A. 在印制版上增加必要的去藕电容,滤除电源上的干扰信号,使电源信号稳定;在多层板中,对去藕电容的位置一般要求不太高,但对双层板,去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性,有时甚至关系到设计的成败;B. 在双层板设计中,一般应该使电流先经过滤波电容滤波再供器件使用,同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响,一般来说,采用总线结构设计比较好,在设计时,还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响,必要时增加一些电源滤波环路,避免产生电位差;C. 在高速电路设计中,能否正确地使用去藕电容,关系到整个板的稳定性;14 器件布局分区/分层规则：A. 主要是为了防止不同工作频率的模块之间的互相干扰,同时尽量缩短高频部分的布线长度;通常将高频的部分布设在接口部分以减少布线长度,当然,这样的布局仍然要考虑到低频信号可能受到的干扰;同时还要考虑到高/低频部分地平面的分割问题,通常采用将二者的地分割,再在接口处单点相接;B. 对混合电路,也有将模拟与数字电路分别布置在印制板的两面,分别使用不同的层布线,中间用地层隔离的方式;15 孤立铜区控制规则：孤立铜区的出现,将带来一些不可预知的问题,因此将孤立铜区与别的信号相接,有助于改善信号质量,通常是将孤立铜区接地或删除;在实际的制作中,PCB厂家将一些板的空置部分增加了一些铜箔,这主要是为了方便印制板加工,同时对防止印制板翘曲也有一定的作用;16 电源与地线层的完整性规则：对于导通孔密集的区域,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,从而破坏平面层的完整性,并进而导致信号线在地层的回路面积增大;17 重叠电源与地线层规则：不同电源层在空间上要避免重叠;主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层;18 3W规则：为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则;如要达到98%的电场不互相干扰,可使用10W的间距;19 20H规则：由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰;称为边沿效应;解决的办法是将电源层内缩,使得电场只在接地层的范围内传导;以一个H电源和地之间的介质厚度为单位,若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内;20 五---五规则：印制板层数选择规则,即时钟频率到5MHz或脉冲上升时间小于5ns,则PCB板须采用多层板,这是一般的规则,有的时候出于成本等因素的考虑,采用双层板结构时,这种情况下,最好将印制板的一面做为一个完整的地平面层;D. 后仿真及设计优化待补充E. 工艺设计要求1. 一般工艺设计要求参考印制电路CAD工艺设计规范Q/DKBA-Y001-19992. 功能板的ICT可测试要求A. 对于大批量生产的单板,一般在生产中要做ICTIn Circuit Test, 为了满足ICT测试设备的要求,PCB设计中应做相应的处理,一般要求每个网络都要至少有一个可供测试探针接触的测试点,称为ICT测试点;B. PCB上的ICT测试点的数目应符合ICT测试规范的要求,且应在PCB板的焊接面, 检测点可以是器件的焊点,也可以是过孔;C. 检测点的焊盘尺寸最小为24mils,两个单独测试点的最小间距为60mils;D. 需要进行ICT测试的单板,PCB的对角上要设计两个125MILS的非金属化的孔, 为ICT测试定位用;3. PCB标注规范;钻孔层中应标明印制板的精确的外形尺寸,且不能形成封闭尺寸标注；所有孔的尺寸和数量并注明孔是否金属化;II. 设计评审A. 评审流程设计完成后,根据需要可以由PCB设计者或产品硬件开发人员提出PCB设计质量的评审,其工作流程和评审方法参见PCB设计评审规范;B. 自检项目如果不需要组织评审组进行设计评审,可自行检查以下项目;1. 检查高频、高速、时钟及其他脆弱信号线,是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区2. 检查晶体、变压器、光藕、电源模块下面是否有信号线穿过,应尽量避免在其下穿线,特别是晶体下面应尽量铺设接地的铜皮;3. 检查定位孔、定位件是否与结构图一致,ICT定位孔、SMT定位光标是否加上并符合工艺要求;4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则,并且无丝印覆盖焊盘；检查丝印的版本号是否符合版本升级规范,并标识出;5. 报告布线完成情况是否百分之百；是否有线头；是否有孤立的铜皮;6. 检查电源、地的分割正确；单点共地已作处理；7. 检查各层光绘选项正确,标注和光绘名正确；需拼板的只需钻孔层的图纸标注;8. 输出光绘文件,用CAM350检查、确认光绘正确生成;9. 按规定填写PCB设计归档自检表,连同设计文件一起提交给工艺设计人员进行工艺审查;10. 对工艺审查中发现的问题,积极改进,确保单板的可加工性、可生产性和可测试性;。
pcb设计emc注意事项
pcb设计emc注意事项在PCB设计中，EMC（电磁兼容性）是一个非常重要的问题。
如果我们不遵守EMC的规则，可能会导致电磁干扰，影响系统的性能并且可能引起故障。
因此，我们需要注意以下几个方面来确保PCB设计的EMC符合标准。
1. 布局设计在PCB布局中，我们应该尽量避免信号线路过于密集、及时引出接地线和电源线。
尤其是高速信号线路，为了减少反射和串扰，需要增加地线和电源线的数量，保证足够的电容来滤波。
同时，我们需要遵守信号层和地层的交错设计原则，避免信号走线过长，避免线原本的混杂等问题。
2. 射频特性射频电路通常会存在连续谐振和杂波辐射等问题，具有射频特性的器件应按物理原理选择最合适的形状和布线方案，使得射频电路的电源和地线短而连续，并注意防止各种谐振和共振现象的产生。
3. 屏蔽为了防止EMC问题，我们需要在PCB设计过程中适当采用屏蔽措施。
通常是采用金属板或金属盖来屏蔽有害电磁波。
可以使用静电屏蔽材料，以带电荷浸润表面，将静电感应在外围进行分散。
屏蔽材料需要与地面、金属板或金属盖牢固连接，以形成一个封闭的电磁屏蔽环境。
4. 接地并非所有的接地都是完美的，因为各种类型的地电位将磁场成分转移到其它电路的环境中。
近年来，接地方案的选择尤为重要，选择合适的接地方法可以有效减少 PCB 设计的干扰和抗干扰性能。
5. 模拟和数字电路的分离在PCB设计中需要注意分离模拟和数字电路，并合理安排它们的布局。
分离可以避免数字信号对于高分辨率模拟电路的干扰，同时也提高了同步速度和减小噪音，提高调整范围。
需要注意的是，以上几点只是基本原则，具体操作上还应根据具体的电路原理图进行设计。
这些EMC注意事项，细节较多，涉及面还很大，需要进行系统的设计、仿真和优化。
在多年的EMC工作中，我们一直坚持勤奋学习，大力推进EMC技术研究和应用实践，分享数据和信息，积极开展国际合作，在全球范围内推动EMC技术的进步和应用发展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 高速数字电路设计 及EMC设计 2 目 录
1. 高速数字电路设计 ...........................................................................................................................5 1.1何谓高速数字信号？ .................................................................................................................. 5 1.2微带线、带状线的概念 .............................................................................................................. 5 1.2.1微带线（Microstrip） ...................................................................................................... 5 1.2.2带状线（Stripline） ......................................................................................................... 6 1.2.3经验数据 ........................................................................................................................... 6 1.2.4同轴线（coaxial cable） .................................................................................................. 6 1.2.5双绞线（twisted-pair cable） .......................................................................................... 7 1.2.6等间隔的电容负载的影响 ............................................................................................... 7 1.3 常见高速电路 ............................................................................................................................. 8 1.3.1 ECL（Emitter Coupled Logic）电路 .............................................................................. 8 1.3.2 CML（Current Mode Logic）电路 ................................................................................. 9 1.3.3 GTL（Gunning Transceiver Logic）电路 ..................................................................... 10 1.3.4 BTL（Backplane Transceiver Logic）电路................................................................... 10 1.3.5 TTL（Transistor Transistor Logic）电路 ...................................................................... 11 1.3.6 模数转换电路—线接收器 ............................................................................................ 12 1.4 常见电路匹配措施 ................................................................................................................... 12 1.4.1反射 ................................................................................................................................. 12 1.4.2终端匹配 ......................................................................................................................... 13 1.4.3始端匹配 ......................................................................................................................... 15 1.5 高速电路设计一般原则和调试方法 ....................................................................................... 16 1.5.1同步逻辑设计 ................................................................................................................. 16 1.5.2了解选用器件的输入、输出结构，选用恰当的匹配电路；在考虑节省功耗，电路 又能容许的情况下，可适当地引入失配。 .............................................................................. 19 1.5.3对极高速率（300MHz以上）的信号，一般建议选用互补逻辑，以降低对电源的要求。 .......................................................................................................................................... 19 1.5.4了解每一根高速信号电流的流向（电流环） ............................................................. 19 1.5.5信号的布线、电源和地层的分割，是否符合微带线、带状线的要求？高速信号要有回路地相配（不是屏蔽地） .............................................................................................. 19 1.5.6电源滤波 ......................................................................................................................... 19 1.5.7对很高速度的信号要估算其走线延迟。 ..................................................................... 19 1.5.8在满足速度要求的前提下，尽量选用工作速率低的器件。 ..................................... 19 1.5.9差分线尽量靠近走线 ..................................................................................................... 19 1.5.10测试方法：选择有50Ω输入的高速示波器，一般自制一个探头，测量点应尽量靠近所观察的位置或者需要该信号的实际位置。一般不建议测输出端的信号波形，与实际 3
使用的位置有一定差别。 ...................................................................................................... 19 1.5.11 ringing, crosstalk, radiated noise —— 数字系统的三种噪声 .................................... 19 1.5.12数字信号的绝大部分能量（功率谱密度）集中在fknee之内 ................................... 19 1.5.13 延时：FR4 PCB，outer trace: 140~180 ps/inch inner trace: 180 ps/inch .......... 20 1.5.14 集总参数与分布参数系统 .......................................................................................... 20 1.5.15 互感、耦合电容的作用（干扰） .............................................................................. 20 1.5.16 ECL电路的上升时间、下降时间的计算 .................................................................. 20 1.5.17 在数字系统中，耦合电容引起的串扰比起互感引起的串扰要小。 ...................... 21 1.5.18 传输通道包括器件封装、PCB布局、连接器，至少在fknee的范围内要有平坦的频响，以保证信号不失真，否则信号在收端可能会遇到上升时间劣化、过冲、振铃、lump等现象。 .................................................................................................................................. 21 1.5.19 阻容负载对电流变化的作用 ...................................................................................... 21 1.5.20 噪声容限（noise immunity）：以10H189器件为例 ................................................ 22 1.5.21 地反弹（ground bounce） ....................................................................................... 23 1.5.22 寄生电容Stray Capacitance的影响：对于高输入阻抗电路影响尤为严重 ........... 23 1.5.23 示波器探针的电气模型 .............................................................................................. 24 1.5.24 21:1探针： ................................................................................................................... 25 1.5.25 趋肤效应（skin effect）：在高频时导线表面附近的电流密度加大，而中心部分的电流密度减小。趋肤效应使得导线对高频信号的衰减增大。趋肤效应的频率与导体的材料有关。 .................................................................................................................................. 25 1.5.26 对低频信号，电流流经电阻最小的路径；对高频信号，回流路径的电感远比其电阻重要，高频电流流经电感最小的路径，而非电阻最小的路径。最小电感回流路径正好在信号导线的下面，以减小流出和流入电流通路间的环路面积。 .................................. 25 1.5.27 负载电容对上升时间的影响 ...................................................................................... 26 1.5.28 直流匹配和交流匹配的功耗比较 .............................................................................. 27 1.5.29 电源系统设计原则 ...................................................................................................... 27 1.5.30 TTL和ECL的混合系统要注意 ................................................................................. 27 1.5.31 电源线上的电磁辐射防护 .......................................................................................... 28 1.5.32 旁路电容的选取和安装： .......................................................................................... 28 1.5.33 连接器对高速系统的影响 .......................................................................................... 28 1.5.34 总线： .......................................................................................................................... 30