74LS00各个参数
© 2000 Fairchild Semiconductor Corporation DS006439August 1986Revised March 2000DM74LS00 Quad 2-Input NAND GateDM74LS00Quad 2-Input NAND GateGeneral DescriptionThis device contains four independent gates each of which performs the logic NAND function.Ordering Code:Devices also available in T ape and Reel. Specify by appending the suffix letter “X” to the ordering code.Connection Diagram Function TableY = ABH = HIGH Logic Level L = LOW Logic LevelOrder Number Package NumberPackage DescriptionDM74LS00M M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow DM74LS00SJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide DM74LS00NN14A14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 WideInputs OutputA B Y L L H L H H H L H HHL 2D M 74L S 00Absolute Maximum Ratings (Note 1)Note 1: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditions for actual device operation.Recommended Operating ConditionsElectrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)Note 2: All typicals are at V CC = 5V, T A = 25°C.Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.Switching Characteristicsat V CC = 5V and T A = 25°CSupply Voltage 7V Input Voltage7VOperating Free Air Temperature Range 0°C to +70°C Storage Temperature Range−65°C to +150°CSymbol ParameterMin Nom Max Units V CC Supply Voltage4.7555.25V V IH HIGH Level Input Voltage 2V V IL LOW Level Input Voltage 0.8V I OH HIGH Level Output Current −0.4mA I OL LOW Level Output Current 8mA T AFree Air Operating Temperature70°CSymbol ParameterConditionsMinTyp Max Units (Note 2)V I Input Clamp Voltage V CC = Min, I I = −18 mA −1.5V V OH HIGH Level V CC = Min, I OH = Max, 2.73.4VOutput Voltage V IL = Max V OLLOW Level V CC = Min, I OL = Max,0.350.5Output VoltageV IH = MinVI OL = 4 mA, V CC = Min 0.250.4I I Input Current @ Max Input Voltage V CC = Max, V I = 7V 0.1mA I IH HIGH Level Input Current V CC = Max, V I = 2.7V 20µA I IL LOW Level Input Current V CC = Max, V I = 0.4V −0.36mA I OS Short Circuit Output Current V CC = Max (Note 3)−20−100mA I CCH Supply Current with Outputs HIGH V CC = Max 0.8 1.6mA I CCLSupply Current with Outputs LOWV CC = Max2.44.4mAR L = 2 k ΩSymbol ParameterC L = 15 pF C L = 50 pF UnitsMin Max Min Max t PLH Propagation Delay Time 310415ns LOW-to-HIGH Level Output t PHLPropagation Delay Time 310415ns HIGH-to-LOW Level OutputDM74LS00Physical Dimensions inches (millimeters) unless otherwise noted14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 NarrowPackage Number M14A 4D M 74L S 00Physical Dimensionsinches (millimeters) unless otherwise noted (Continued)14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm WidePackage Number M14D5DM74LS00 Quad 2-Input NAND GatePhysical Dimensions inches (millimeters) unless otherwise noted (Continued)14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 WidePackage Number N14AFairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.LIFE SUPPORT POLICYFAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:1.Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be rea-sonably expected to result in a significant injury to the user.2. A critical component in any component of a life support device or system whose failure to perform can be rea-sonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.。
模电74ls00产生余弦波报告
模电74ls00产生余弦波报告
74LS00是一种集成电路(IC)，属于TTL(TTL逻辑门与非门)系列。
它由4个二输入与门组成，每个门具有两个输入和一个输出。
74LS00可以用于各种数字逻辑应用，比如布尔代数和数
字电路设计。
然而，74LS00并非用于生成余弦波的电路。
余弦波是一种连
续的周期信号，而74LS00是一种离散逻辑门。
要生成余弦波，通常会使用运算放大器和其他被动元件，比如电容和电阻。
一种常用的方法是使用RC电路生成余弦波。
这种电路包含一
个电容和一个电阻，通过选取合适的RC值，可以使其输出一
个近似于正弦波的波形。
电容充电和放电的时间常数决定了波形的频率。
下面是使用RC电路生成余弦波的基本步骤：
1. 建立一个RC电路，其中一个端口连接到运算放大器的非反
馈输入端口，另一个端口连接到电阻和地线。
2. 将正弦波输入信号连接到运算放大器的反馈输入端口。
3. 通过调整电容和电阻的数值，可以调整RC电路的时间常数，从而改变输出波形的频率。
4. 运算放大器将输入信号放大，并将其放在RC电路上充电和
放电，生成一个近似于正弦波的输出波形。
需要注意的是，使用RC电路生成的波形可能不是完全的正弦波，而是一个近似的余弦波。
如果需要更精确的余弦波形，可
以使用数字信号处理技术或其他方法来生成。
综上所述，74LS00并不能直接用于生成余弦波，但可以用于
数字逻辑应用。
要生成余弦波，可以使用RC电路或其他方法。
74ls00芯片工作电压
74ls00芯片工作电压
74LS00芯片是一种常用的数字逻辑集成电路，其工作电压为5V。
它由四个二输入与非门组成，每个门有两个输入端和一个输出端。
当两个输入端的逻辑电平都为高电平时，输出端将会输出低电平，否则输出高电平。
这款芯片主要用于逻辑门电路的设计和实现。
逻辑门电路是计算机和其他数字系统中的基本构建模块，用于实现各种逻辑功能。
74LS00芯片的高速、低功耗和可靠性使得它成为了广泛应用于各种数字电路设计中的理想选择。
在数字电路设计中，选择适当的工作电压是非常重要的。
74LS00芯片的工作电压为5V，这意味着它需要5V的电压供应来正常工作。
如果工作电压过高或过低，芯片可能会损坏或无法正常工作。
除了工作电压，74LS00芯片还有一些其他的特性。
例如，它具有较低的功耗和高的工作速度，可以满足大多数数字系统对性能和能效的要求。
此外，它还具有较高的噪声容忍度和较强的抗干扰能力，可以在复杂的电磁环境下稳定工作。
为了保证芯片的正常工作，我们需要注意一些使用注意事项。
首先，应确保芯片的供电电压稳定并符合规定范围。
其次，要避免超过芯片的最大电流负载，否则可能会导致芯片损坏。
此外，还需要注意正确连接芯片的输入和输出端，以确保信号的正确传递和逻辑功能
的实现。
74LS00芯片作为一种常用的数字逻辑集成电路，在数字电路设计中扮演着重要的角色。
它具有5V的工作电压，高速、低功耗和可靠性等特点，适用于各种数字系统的设计和实现。
在使用时，需要注意工作电压的稳定和符合要求，以及正确连接输入输出端，以确保芯片的正常工作和逻辑功能的实现。
74ls00逻辑表达式
74ls00逻辑表达式
74ls00 是一种逻辑门电路，它被广泛应用于计算机和电子设备中。
逻辑表达式是描述逻辑门电路功能的一种数学表达式。
下面是一个用 74ls00 构建的 OR 逻辑门电路的逻辑表达式:
```
OR(A,B) = A || B
```
其中，A 和 B 是输入信号，||表示或运算符。
输出信号为
OR(A,B),它表示输入信号 A 和 B 中任意一个为真时，输出信号都为真。
74ls00 是一种低功耗、高性能的逻辑门电路，它可以用于实现各种逻辑门电路。
通过使用 74ls00，我们可以轻松地构建各种复杂的逻辑电路，例如 OR、AND、NOT 等。
74ls00 的逻辑表达式可以用数学公式表示，也可以用符号表示。
在实际应用中，我们需要根据具体需求选择合适的逻辑门电路，并通过逻辑表达式来描述它们的功能。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
74ls00产生方波原理
74ls00产生方波原理
74LS00是一种四个二输入与非门的集成电路，每个与非门都
有两个输入端和一个输出端。
当第一个输入端（A）和第二个输入端（B）都为高电平（逻
辑1）时，与非门的输出端（Y）为低电平（逻辑0），否则
输出端为高电平（逻辑1）。
通过适当地连接74LS00的输入端和输出端，可以将它应用于
产生方波。
一种常见的74LS00产生方波的应用电路如下：
- 将一个与非门的第一个输入端（A）接地（逻辑0），第二
个输入端（B）通过一个电阻连接到一个周期性改变的电压源（如正弦波发生器）。
- 将该与非门的输出端（Y）作为该74LS00的一个输入端。
- 将另外一个与非门的第一个输入端（A）接地（逻辑0），
第二个输入端（B）通过一个电阻连接到该74LS00的输出端。
- 将该与非门的输出端（Y）通过一个衰减电路（如电容和电
阻组成的RC电路）反馈到该74LS00的另一个输入端。
当周期性电压源的电压高于74LS00的输入端阈值电压时（如
输入为逻辑1），74LS00的输出端为低电平（逻辑0）；当周
期性电压源的电压低于74LS00的输入端阈值电压时（如输入
为逻辑0），74LS00的输出端为高电平（逻辑1）。
通过反馈
电路的作用，高电平和低电平交替出现，形成了一个方波。
综上所述，通过适当连接74LS00的输入端和输出端，并结合适当的外围电路，就可以实现产生方波的功能。
74ls00-NANDGate
TL F 643954LS00 DM54LS00 DM74LS00 Quad 2-Input NAND GatesJune1989 54LS00 DM54LS00 DM74LS00Quad2-Input NAND GatesGeneral DescriptionThis device contains four independent gates each of whichperforms the logic NAND functionFeaturesY Alternate Military Aerospace device(54LS00)is avail-able Contact a National Semiconductor Sales OfficeDistributor for specificationsConnection DiagramDual-In-Line PackageTL F 6439–1 Order Number54LS00DMQB 54LS00FMQB 54LS00LMQB DM54LS00J DM54LS00W DM74LS00M or DM74LS00NSee NS Package Number E20A J14A M14A N14A or W14BFunction TableY e ABInputs OutputA B YL L HL H HH L HH H LH e High Logic LevelL e Low Logic LevelC1995National Semiconductor Corporation RRD-B30M105 Printed in U S AAbsolute Maximum Ratings(Note)If Military Aerospace specified devices are required please contact the National Semiconductor Sales Office Distributors for availability and specifications Supply Voltage7V Input Voltage7V Operating Free Air Temperature RangeDM54LS and54LS b55 C to a125 C DM74LS0 C to a70 C Storage Temperature Range b65 C to a150 C Note The‘‘Absolute Maximum Ratings’’are those values beyond which the safety of the device cannot be guaran-teed The device should not be operated at these limits The parametric values defined in the‘‘Electrical Characteristics’’table are not guaranteed at the absolute maximum ratings The‘‘Recommended Operating Conditions’’table will define the conditions for actual device operationRecommended Operating ConditionsSymbol ParameterDM54LS00DM74LS00Units Min Nom Max Min Nom MaxV CC Supply Voltage4 555 54 7555 25V V IH High Level Input Voltage22V V IL Low Level Input Voltage0 70 8V I OH High Level Output Current b0 4b0 4mA I OL Low Level Output Current48mA T A Free Air Operating Temperature b55125070 CElectrical Characteristics over recommended operating free air temperature range(unless otherwise noted)Symbol Parameter Conditions MinTypMax Units (Note1)V I Input Clamp Voltage V CC e Min I I e b18mA b1 5V V OH High Level Output V CC e Min I OH e Max DM542 53 4V Voltage V IL e Max DM742 73 4V OL Low Level Output V CC e Min I OL e Max DM540 250 4 Voltage V IH e Min DM740 350 5VI OL e4mA V CC e Min DM740 250 4I I Input Current Max V CC e Max V I e7V0 1mAInput VoltageI IH High Level Input Current V CC e Max V I e2 7V20m A I IL Low Level Input Current V CC e Max V I e0 4V b0 36mAI OS Short Circuit V CC e Max DM54b20b100mA Output Current(Note2)DM74b20b100I CCH Supply Current with V CC e Max0 81 6mAOutputs HighI CCL Supply Current with V CC e Max2 44 4mAOutputs LowSwitching Characteristics at V CC e5V and T A e25 C(See Section1for Test Waveforms and Output Load)R L e2k XSymbol Parameter C L e15pF C L e50pF UnitsMin Max Min Maxt PLH Propagation Delay Time310415ns Low to High Level Outputt PHL Propagation Delay Time310415ns High to Low Level OutputNote1 All typicals are at V CC e5V T A e25 CNote2 Not more than one output should be shorted at a time and the duration should not exceed one second2Physical Dimensions inches(millimeters)Ceramic Leadless Chip Carrier Package(E)Order Number54LS00LMQBNS Package Number E20A3Physical Dimensions inches(millimeters)14-Lead Ceramic Dual-In-Line Package(J)Order Number54LS00DMQB or DM54LS00JNS Package Number J14A14-Lead Small Outline Molded Package(M)Order Number DM74LS00MNS Package Number M14A4Physical Dimensions inches(millimeters)(Continued)14-Lead Molded Dual-In-Line Package(N)Order Number DM74LS00NNS Package Number N14A554L S 00 D M 54L S 00 D M 74L S 00Q u a d 2-I n p u t N A N D G a t e sPhysical Dimensions inches (millimeters)(Continued)14-Lead Ceramic Flat Package (W)Order Number 54LS00FMQB or DM54LS00WNS Package Number W14BLIFE SUPPORT POLICYNATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION As used herein 1 Life support devices or systems are devices or 2 A critical component is any component of a life systems which (a)are intended for surgical implant support device or system whose failure to perform can into the body or (b)support or sustain life and whose be reasonably expected to cause the failure of the life failure to perform when properly used in accordance support device or system or to affect its safety or with instructions for use provided in the labeling can effectivenessbe reasonably expected to result in a significant injury to the userNational Semiconductor National Semiconductor National Semiconductor National Semiconductor CorporationEuropeHong Kong LtdJapan Ltd1111West Bardin RoadFax (a 49)0-180-530858613th Floor Straight Block Tel 81-043-299-2309。
74LS00与非门外特性测量(精)
74LS00与非门外特性测量一、实验目的⏹通过对74LS00与非门外特性测量，了解集成电路的电气性能和特点⏹掌握示波器和信号源的使用方法二、实验器材双踪示波器、信号发生器、实验箱、FLUKE表、74LS0074LS00芯片管脚图（P215）74LS00推荐运行环境和电气特性（P216）实验内容实验内容⏹74LS00的电气特性。
ICCL、ICCH、IIL、IIH(前四个不做)、VOL、VOH。
⏹用环形振荡器测量TTL与非门的门延时。
⏹测量TTL与非门的输入输出特性曲线。
从曲线上找出：VinON 、VinOFF、V outH、V outL74LS00的电气特性（二）测量VOH、IIL☐IIL=-0.12mA；VOH=？☐插实验箱的线用FLUKE表的短路档测下看是否导通的！！74LS00的电气特性（三）测量VOL、IIHIIH=0.3μA；VOL=？ICCL ICCH用环形振荡器测量TTL与非门的门延时注意问题：⏹使用两片74LS00，七个TTL与非门反馈，第8个与非门用作整形。
⏹读出振荡周期T，tpd≈T/2N⏹tpd范围：3ns—10ns三角波，f=100HZ,VPP=4V,offset=2V实验步骤：1、信号源先接示波器，调节信号源：a、输出三角波b、信号源外特性调节到高阻状态c、f=100HZ,VPP=4V,offset=2V2、按电路图搭好电路，示波器XY格式观察波形，用YT格式读数测量TTL与非门的输入输出特性曲线注意事项1、信号发生器要接示波器，信号发生器内阻为50Ω，默认情况（ON DEFAULT）认为系统外负载也为50Ω，实际情况是，示波器内阻为1MΩ，阻值很大，所以将信号发生器外特性调到高阻（HIGH Z）状态。
否则示波器的值不对！！如何调节到高阻：(1)shift+menu(2)按>，调到D：SYS MENU,按∨(3) 调到1:OUT TERM,按∨(4)将50Ω调到HIGH Z(5)ENTER2、信号源输出三角波，VPP=4V，offset=2V原因：VI（Input Clamp V oltage）max=-1.5V测量TTL与非门的输入输出特性曲线3、如何从YT格式读数CURSOR+类型（电压、时间）思考题⏹1．若TTL与非门输出接电阻，所接电阻的电阻值最小为多少？⏹2．输出端接上拉电阻对TTL与非门的输出负载能力和门延时有何改变？⏹3．若要求TTL门电路输入接高电平，将其直接接在直流偏置电源上，是否妥当？或将其悬空，是否得当？⏹4．若要求TTL门电路输入接高电平，且输入端对地接有电阻，该电阻的电阻值最大为多少？思考题答案⏹ 1. VOH/IOH=2.7/0.4=7K⏹ 2.拉电流变大,灌电流变小,负载均衡.门延迟,可以改善上升沿,使上升沿更陡峭,下降沿改善不大.⏹ 3.不妥当.以为要保证输入端有电流输入,否则达不到要求.悬空,更无电流输入.⏹ 4.按钮电路:VIL/IIL=0.8/0.36=2K。
实验12_集电极开路门和三态门
规范值 范 围
≤0.1mA
0.35V
0.8 mA 2.4 mA 17 ns 15 ns
≤0.5V ≤0.1mA ≤20 uA ≤0.4mA ≤1.6mA ≤4.4mA ≤32ns ≤28ns
VCC 14
13
12
11
10
9
8
&
&
&
&
&
1
2
3
4
5
6
7 GND
图 12-2 集电极开路与非门 74LS01 引脚图及逻辑符号
2. OD 门 如同 TTL 电路中的 OC 门一样，CMOS 门的输出电路结构也可以作成漏极开路的形式 （见图 1.2-3 所示 40107 OD 门）。在 CMOS 电路中，这种输出结构经常用在输出缓冲/驱动 器中，或者用于输出电平的转换，以满足吸收大负载电流的需要，也可以用于实现“线 与”。
31
Vcc
A
B
T1
EN 1
1
T4
T2 Y
T5 D
(a)
A
&
B
Y
EN
EN
32
实验报告· 实验 1.2 集电极开路门和三态门的性能与应用
Vcc
T4
A
B
T1
T2 Y
T5
EN 1
D
A
&
B
Y
EN
EN
图 12-5 三态输出门的电路图和图形符号
(a) 控制端高电平有效 (b) 控制端低电平有效
三态门增加了一个控制端，从而有高电平，低电平，高阻态三种输出状态。当控制端处
00 01
0.1145 4.229
实验一 TTL与非门的参数测试
实验一 TTL 与非门的参数测试一、实验目的·掌握TTL 与非门主要参数的测试方法。
·掌握TTL 与非门电压传输特性的测试方法。
·熟悉集成元器件管脚排列特点。
二、实验原理TTL 集成与非门是数字电路中广泛使用的一种基本逻辑门，使用时必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。
本实验采用TTL 集成元器件74LS00与非门进行测试。
它是一个2输人端4与非门，形状为双列直插式，逻辑表达式为F ＝A ·B ，其逻辑符号及外引线排列图如图1—1(a)(b)(c)(d)所示。
图1-1与非门逻辑符号及74LS00外引线排列图1 2 3 4 5 6 7 (d)74LS00引脚排列(a)国内常用符号A Y(b)国外常用符号A BY(C)国际标准符号A Y1．TTL与非门主要参数(1)输出高电平V OH和输出低电平V OLV OH是指与非门一个以上的输入端接低电平或接地时，输出电压的大小。
此时门电路处于截止状态。
如输出空载，V OH必须大于标准高电平(V SH＝2.4V)，一般在3.6V左右。
当输出端接有拉电流负载时，V OH将降低。
V OL是指与非门的所有输人端均接高电平时，输出电压的大小。
此时门电路处于导通状态。
如输出空载，V OL必须低于标准低电平(V SL＝0.4V)，约为0.1V左右。
接有灌电流负载时，V OL将上升。
(2)低电平输入电流I ILI IL是指当一个输入端接地，而其他输入端悬空时，输入端流向接地端的电流，又称为输入短路电流。
I IL的大小关系到前一级门电路能带动负载的个数。
(3)高电平输入电流I IHI IH是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称为交叉漏电流。
它主要作为前级门输出为高电平时的拉电流。
当I IH太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。
(4)输入开门电平V ON和关门电平V OFFV ON是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输入电压。
TTL集成逻辑门电路组成及特性
TTL集成逻辑门电路组成及特性数字电路中，最基本的逻辑门可归结为与门、或门和非门。
实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。
目前广泛使用的门电路有TTL门电路和CMOS门电路。
TTL集成逻辑门电路的工作特点是工作速度高、输出幅度较大、种类多、不易损坏，以TTL反相器为例，来了解一下TTL电路的组成、特性、参数及使用规则。
1．TTL反相器的电路结构和工作原理反相器是TTL门电路中电路结构最简单的一种。
图6.16所示为74系列TTL反相器的典型电路。
该类型电路的输入端和输出端均为晶体管结构，所以称做晶体管—晶体管逻辑电路，简称TTL电路。
该图电路由3部分组成，VT1、R1和VD1组成输入级，VT2、R2和R3组成倒相级，VT3、VT4、VD2和R4组成输出级。
图6.16反相器电路设电源电压U DD=5V，输入信号的高、低电平分别为U IH=3V，U IL=0.3V，并认为二极管正向压降为0.7V。
由图6.17可见，当U I=U IL时，VT1的发射结必然导通，导通后VT1的基极电位U B1被钳在1V。
因此，VT2、VT3不导通。
VT2截止后U C2为高电平，VT4导通，U O=5－U R2－0.7－0.7≈3.6V，输出为高电平U OH。
当U I=U IH时，如果不考虑VT2的存在，则应有U B1=U IH+0.7=3.7V。
显然，在VT2和VT3存在的情况下，VT2和VT4必然饱和导通。
此时，U B1便被钳在了2.1V左右。
VT2和VT3饱和导通使U C2降为1V，导致V T4截止，U O=0.3V，输出变为低电平U OL。
可见输出和输入之间是反相关系，即Y=A。
输出级的工作特点是在稳定状态下VT4和VT3总是一个导通而另一个截止，这就有效地降低了输出级的静态功耗并提高了驱动负载的能力。
通常把这种形式的电路称为推拉式电路或图腾柱输出电路。
为确保饱VT 3和导通时VT 4可靠地截止，又在VT 4的发射极下面串进了二极管VD 2。